Regulador de tensión LDO de muy bajo consumo para sistemas de recolección de energía en el propio chip

Trabajo de Fin de M´aster ”M´aster Universitario en Microelect´onica: Dise˜no y Aplicaciones de Sistemas Micro/Nanom´etricos” Regulador de tensi´on LDO de muy bajo consumo para sistemas de recolecci´on de energ´ıa en el propio chip ´ Oscar Pereira Rial Noviembre de 2018 2 ´ Indice general 1. Introducci´on 5 1.1. Reguladores de tensi´on . . . . . . . . . . . . . . . . . . . . . . . . 5 2. An´alisis del regulador LDO 7 2.1. Estabilidad .............................. 7 2.2. PSR .................................. 9 3. Referencia de tensi´on 13 3.1. Estudio del generador de Vref con solo transistores PMOS . . . . 13 3.1.1. Ecuaciones fundamentales . . . . . . . . . . . . . . . . . . 14 3.1.2. Obtenci´on num´erica de Vref ................. 15 3.1.3. Validaci´on del modelo num´erico . . . . . . . . . . . . . . . 17 3.2. Generador de tensi´on de referencia propuesto . . . . . . . . . . . 17 3.2.1. An´alisis de PSR y mejora en alta frecuencia . . . . . . . . 20 3.2.2. Resultados de simulaci´on del generador de tensi´on de referencia ............................ 24 4. Regulador de tensi´on 27 4.1. Amplificador de error . . . . . . . . . . . . . . . . . . . . . . . . 27 4.1.1. Simulaci´on del amplificador de error . . . . . . . . . . . . 28 4.2. Bombadecarga............................ 30 4.3. Regulador completo . . . . . . . . . . . . . . . . . . . . . . . . . 31 5. Implementaci´on en silicio y resultados experimentales 39 3 4´ INDICE GENERAL Cap´ıtulo 1 Introducci´on Una aplicaci´on de la microelectr´onica en auge es la relacionada con sistemas biom´edicos implantables en el cuerpo para poder monitorizar variables fisiol´ogicas o poder incluso dosificar medicamentos. Los posibles m´etodos de alimentaci´on el´ectrica en este ´ambito pueden ser bater´ıas o pilas, las cuales ofrecen autonom´ıa limitada y requieren ser reemplazados con una cierta periodicidad, y sistemas de recolecci´on de energ´ıa (Energy Harvesting) aut´onomos que se sirvan por ejemplo de gradientes de temperatura, luz o radiofrecuencia para obtener y transformar energ´ıa ´util con la que alimentar dispositivos microelectr´onicos. Estos sistemas de recolecci´on de energ´ıa ofrecen potencias muy bajas, del orden de microvatios, debido a que estamos hablando de sistemas de reducidas dimensiones para generar energ´ıa de fuentes que tienen una baja potencia. Por este motivo, es de mayor importancia que la circuiter´ıa vinculada a dispositivos implantables tenga un consumo de energ´ıa lo m´as bajo posible. El objetivo de este trabajo es el dise˜nar un regulador de tensi´on para un sistema de recolecci´on de energ´ıa dentro del entorno de un sistema bioimplantable. Para ello se ha dise˜nado un circuito generador de tensi´on de referencia buscando el menor consumo de potencia posible evitando la necesidad de calibraci´on post-fabricaci´on (trimming1). A continuaci´on se ha diseado el amplificador de error y el resto del regulador. 1.1. Reguladores de tensi´on La estructura b´asica de un regulador de tensi´on consta de un amplificador de error, una tensi´on de referencia y un transistor de paso. El amplificador de error realiza una comparaci´on entre la tensi´on de salida y la tensi´on de referencia para elevar o reducir la tensi´on de puerta del transistor de paso y as´ı adecuar la corriente de salida del transistor a la carga para la tensi´on de salida especificada. Tradicionalmente este tipo de reguladores hac´ıan uso de una capacidad externa conectada a la salida para fijar el polo dominante del sistema a la salida y por tanto obtener un sistema estable. Pero en sistemas contenidos en un chip, 1Los sistemas de trimming se usan como calibraci´on de un chip despu´es de fabricado para contrarrestar las desviaciones debidas a variaciones de proceso aleatorias propias de la fabricaci´on de chips en silicio. En el caso concreto de tensiones de referencia se suelen usar sistemas de trimming basados en controlar la corriente de polarizaci´on de una rama digitalmente, de forma que se adapta dicha corriente para obtener el valor deseado [2, 1, 5] 5 6CAP´ ITULO 1. INTRODUCCI ´ ON Figura 1.1: Estructura general de un regulador de tensi´on anal´ogico basado en transistor de paso. el uso de capacidades externas queda descartado, y por tanto hay que realizar un dise˜no teniendo especial cuidado con la estabilidad del sistema Lo m´as com´un es usar un transistor de paso de canal P, debido a que la corriente m´axima de salida vendr´a determinada por la tensi´on entre la entrada Vin y la tensi´on m´ınima de salida del amplificador de error, que t´ıpicamente ser´a tierra, mientras que usando un transistor NMOS tendremos una corriente m´axima determinada por la diferencia de tensi´on m´axima de salida del amplificador de error, que generalmente ser´a Vddamp, y la tensi´on de salida. A cambio, el uso de un transistor de canal N ofrece mayor estabilidad y un mejor PSR (Power Supply Rejection) como se mostrar´a posteriormente. Cap´ıtulo 2 An´alisis del regulador LDO En este cap´ıtulo se realizar´a el estudio de la estabilidad y el PSR de un regulador LDO basado en transistor de paso. 2.1. Estabilidad Partiendo de la estructura general de un regulador de tensi´on anal´ogico basado en transistor de paso como el mostrado en la figura 1.1, en la figura 2.1 se muestra el diagrama de bloques en peque˜na se˜nal para obtener la ganancia de lazo rompiendo el lazo a la entrada del amplificador de error. La expresi´on general para la ganancia de lazo vendr´a determinada por la ecuaci´on (2.1) donde hEA es la funci´on de transferencia del amplificador de error, hpass la funci´on de transferencia del transistor de paso y β=R1/(R1+R2) el factor de realimentaci´on que determina la proporci´on de tensi´on de salida a comparar con la tensi´on de referencia. Hloop(s) = vfb2 vfb1 =β·hEA(s)·hpass(s) (2.1) Suponiendo que el amplificador de error posee un solo polo o bien que el Figura 2.1: Diagrama de bloques en peque˜na se˜nal de un regulador de tensi´on basado en un transistor de paso. 7 8CAP´ ITULO 2. AN ´ ALISIS DEL REGULADOR LDO (a) Transistor de paso PMOS (b) Transistor de paso NMOS Figura 2.2: Circuitos equivalentes en peque˜na se˜nal para el transistor de paso. segundo polo se encuentra a una frecuencia mucho mayor que el polo dominante, la funci´on de transferencia hEA puede ser expresada como (2.2), donde AEA ser´a la ganancia de tensi´on en continua, la cual ser´a positiva o negativa si el transistor de paso es PMOS o NMOS respectivamente, y ωEA la frecuencia del polo dominante. hEA(s) = vpass(s) vfb1(s)=AEA 1 + s ωEA (2.2) La funci´on de transferencia del nodo de salida hpass(s) depende de si el transistor de paso es PMOS o NMOS. En las figuras 2.2a y 2.2b se muestran los circuitos equivalentes en peque˜na s˜neal para obtener la funci´on de transferencia del transistor de paso con los efectos del nodo de salida. Resolviendo el circuito para los dos casos se obtienen las funciones de transferencia (2.3) y (2.4) de las cuales podemos extraer los par´ametros de ganancia en continua y la frecuencia del polo de salida para ambos casos en (2.5) y (2.6). gmpass ygopass son la transconductancia y la conductancia de salida del transistor de paso respectivamente, gLygpart son las conductancias de la carga y el partidor R1, R2, los par´ametros Cgs,Cgd yCsd son las capacidades puerta-fuente, puerta-drenador y fuente-drenador del transistor de paso, y CLes la capacidad de carga. hpassP MOS =−gmpass +sCgdpass gL+gpart +gopass +s(CL+Csdpass +Cgdpass)(2.3) hpassNMOS =gmpass +sCgspass gL+gpart +gopass +gmpass +s(CL+Csdpass +Cgspass)(2.4) ApassP MOS =−gmpass gL+gpart +gopass (2.5a) woP MOS =−gL+gpart +gopass CL+Cgdpass +Csdpass (2.5b) 2.2. PSR 9 ApassNMOS =gmpass gL+gpart +gopass +gmpass (2.6a) woNMOS =−gmpass +gopass +gL+gpart CL+Cgspass +Csdpass (2.6b) En transistores MOS, de forma general se puede asumir que gm>> go, por lo que la ganancia del transistor de paso es menor usando un NMOS que usando un PMOS, como se puede deducir comparando las ganancias en continua (2.5a) y (2.6a) fij´andonos en el t´ermino gmpass que aparece en el denominador para la ganancia del transistor N. A muy altas frecuencias, ambas funciones de transferencia tienen valores similares dado que la capacidad puerta-drenador en un transistor P va a ser del mismo orden que la capacidad puerta-fuente en un transistor N si ambos son del mismo tama˜no. El hecho de tener menos ganancia significa menor ganancia de lazo, y por tanto resulta m´as f´acil conseguir estabilidad en el sistema. 2.2. PSR La expresi´on general del PSR1para un regulador de tensi´on, esto es, la proporci´on de ruido en la fuente de alimentaci´on que se ve reflejada a la salida, se puede obtener en base al diagrama mostrado en la figura 2.3. En este diagrama, hEA(s) y hpass(s) son las funciones de transferencia del amplificador de error y del transistor de paso respecto a su entrada y tensi´on de puerta respectivamente, y las funciones psrEA(s) y psrpass(s) son el PSR parcial de cada parte, esto es, psrEA(s) = ∂vpass ∂vin teniendo en cuenta s´olo el camino de la tensi´on de alimentaci´on a la salida del amplificador con las entradas a tierra y psrpass =∂voutreg ∂vin con vpass a tierra. Planteando las ecuaciones correspondientes (2.7) se llega a la expresi´on general del PSR para un regulador que toma la forma de la expresi´on (2.8). vo=psrpassvin +hpassvpass (2.7a) vpass =psrEAvin +βhEAvo(2.7b) PSRLDO =voutreg vin =psrpass +hpasspsrEA 1−βhpasshEA (2.8) En la figura 2.4 se muestran los circuitos en peque˜na se˜nal para la obtenci´on de la funci´on de transferencia psrpass para los casos de canal P y canal N. psrpass(P MOS)=gmpass +gopass +sCsdpass gL+gpart +gopass +s(Cgdpass +Csdpass +CL)(2.9) 1PSR, del ingl´es Power Supply Rejection , mide la capacidad de un circuito para evitar que posibles variaciones en la tensi´on de alimentaci´on se vean reflejadas en la salida de ´este. Para valores de tensi´on, el PSR se calcula como P SR = 20log(voutput vinput ) donde voutput yvinput son las amplitudes de la componente de ruido para la salida y la entrada respectivamente. 16 CAP´ ITULO 3. REFERENCIA DE TENSI ´ ON Aplicando la ecuaci´on para la dependencia de la tensi´on umbral con la polarizaci´on de substrato (3.3) al transistor M1, se obtiene (3.9). En esta ecuaci´on, el t´ermino Vth01(W1, L1) hace referencia a la tensi´on umbral de M1sin polarizaci´on de substrato pero incorporando las dependencia con la anchura y longitud de canal indicadas en la ecuaci´on (3.4). Vth1=Vth01(W1, L1)−γq2|ΦF|−(Vdd −Vbody)−p2|ΦF|(3.9) Combinando (3.8) y (3.9) se obtiene una expresi´on para la tensi´on de referencia Vref sin ignorar la corriente a trav´es de la uni´on fuente-substrato del transistor M1. Vref =n2VTln n1 n2+ln W1L2 W2L1+n2 n1 Vth01(W1, L1)−Vth02(W2, L2) +n2 n1 γq2|ΦF|−(Vdd −Vbody)−p2|ΦF| (3.10) La pendiente subumbral depende de la polarizaci´on de substrato, por lo que para M2,M3yM4se tiene n2=n3=n4= 1 + γ 2√2|ΦF|, mientras que para el transistor M1,n1= 1 + γ 2√2|ΦF|−(Vdd−Vbody)ser´a generalmente diferente para cada circuito considerado. Si no se requiere de precisi´on en el c´alculo de la tensi´on de referencia, la ecuaci´on (3.10) se puede aproximar como (3.11) ignorando la dependencia de n1con la polarizaci´on de substrato y la influencia de las dimensiones del canal sobre la tensi´on umbral. Vref ≈n2VTln W1L2 W2L1+γq2|ΦF|−(Vdd −Vbody)−p2|ΦF|(3.11) La ecuaci´on para la rama izquierda (3.7) no tiene soluci´on anal´ıtica para la tensi´on Vdd −Vbody, por lo que es necesario acudir a m´etodos num´ericos para obtener su valor. Por este motivo se ha implementado un programa C++ con el cual automatizar el c´alculo de Vref a partir de las dimensiones de los cuatro transistores y de los distintos par´ametros tecnol´ogicos. El programa en cuesti´on ejecuta el algoritmo mostrado en 1. Algoritmo 1 Estructura del programa C++ para el c´alculo de Vdd −Vbody y Vref Entradas del programa: Vth0,Js,Jssw,nj,E,tox,ox,µp,T,Nch,Dl1,Dl2, Dw,W1 L1,W2 L2,W3 L3,W4 L4 Calcular: Cox,γ, ΦF,n2,3,4,Vth2,3,4 Soluci´on num´erica usando Newton-Raphson sobre la equation (3.7)→x= Vdd −Vbody Calcular: n1,Vth1 Solucionar la ecuaci´on (3.10) 3.2. GENERADOR DE TENSI ´ ON DE REFERENCIA PROPUESTO 17 3.1.3. Validaci´on del modelo num´erico Para validar el modelo num´erico obtenido y calculado con el algoritmo anterior, se han comparado los resultados de aplicar el algoritmo sobre el circuito con la ecuaci´on mostrada en [4] para la tensi´on Vref y con simulaciones a nivel de esquem´atico realizadas con software comercial. En (3.12) se muestra la ecuaci´on obtenida en [4] para Vref , d´onde la tensi´on Vdd −Vbody es calculada como nVTln(W4L3/W3L4). Los valores para γy ΦFse han calculado a partir de los par´ametros Nch ytox indicados en la documentaci´on de la tecnolog´ıa usada. En los c´alculos con la ecuaci´on (3.12), se ha usado un valor de pendiente subumbral obtenido como n= 1 + γ 2√2|ΦF|. Vref [4] = γ r2|ΦF|−nVTlnW4L3 W3L4−p2|ΦF|!+nVTlnW1L2 W2L1 (3.12) Para realizar la comparaci´on se han usado las geometr´ıas de ejemplo expuestas en la tabla 3.1, con las cuales se han obtenido los resultados num´ericos mostrados en la tabla 3.2. El error medio para la tensi´on Vref del modelo num´erico respecto de la simulaci´on para los ejemplos considerados es del 1.85 % frente al error medio del 6.74 % usando la ecuaci´on (3.12) deducida en [4]. Se aprecia mayor diferencia es en el c´alculo de la tensi´on Vin −Vbody, donde el modelo num´erico propuesto tiene un error medio del 2.06 % frente al 28.5 % de error realizando el c´alculo a trav´es de la expresi´on Vin −Vbody =nVTln(W4L3/W3L4). Tabla 3.1: Tama˜nos de transistores usados como ejemplos. Ejemplo W1/L1W2/L2W3/L3W4/L4 µm/µmµm/µmµm/µmµm/µm 1 15/15 2/10 2/15 150/3 2 15/15 2/10 2/50 150/3 3 22/5 2/10 2/15 300/1,5 4 150/15 2/10 2/50 150/3 5 150/15 2/10 2/50 50/3 6 150/15 2/10 2/15 150/3 3.2. Generador de tensi´on de referencia propuesto A partir de la estructura b´asica de tensi´on de referencia de s´olo transistores PMOS estudiado en la secci´on 3.1, se propone un circuito generador de tensi´on de referencia cuyo esquem´atico se muestra en la figura 3.2. El circuito consta de la estructura con s´olo transistores PMOS, denominada Vref Core en el esquem´atico, de un filtro RC pasivo y de un mecanismo sencillo para mejorar el tiempo de establecimiento del circuito. El Vref Core es el circuito formado ´unicamente por transistores PMOS mostrado en la figura 3.1 anteriormente estudiado pero usando varios transistores M2xen lugar de un ´unico transistor M2para obtener una tensi´on de referencia m´as elevada para la misma corriente fluyendo por la rama derecha. El valor de 18 CAP´ ITULO 3. REFERENCIA DE TENSI ´ ON Tabla 3.2: Comparaci´on de valores usando la ecuaci´on sin tener en cuenta la corriente fuente-substrato de M1(3.12) y la resoluci´on num´erica usando el algoritmo 1 sobre la ecuaci´on (3.10) respecto a simulaci´on el´ectrica usando un simulador comercial en tecnolog´ıa 0.18 µm CMOS. Ejemplo Simulaci´on Ecuaci´on (3.12) Resoluci´on num´erica, (3.10) Vdd −Vbody Vref IDM3ISBM1Vdd −Vbody Vref Vref error Vdd −Vbody Vref Vref error mV mV pA pA mV mV % mV mV % 1 179.4 115.2 8.4 1.9 200.7 116.7 1.2 180 116.6 1.2 2 203.5 122.3 5.4 4.9 241.5 130.3 6.5 201.2 125 2.22 3 213 168.6 22.1 10.23 247.6 182.6 8.3 208.2 172.3 2.16 4 160.5 188 1.6 8.7 241.5 208.3 10.8 154.9 184.7 1.74 5 131.2 178.7 0.67 2.8 204.3 195.8 9.6 125.7 173.5 2.92 6 152.7 185.6 3.9 6.4 200.7 194.6 4.9 148.8 182.4 1.75 3.2. GENERADOR DE TENSI ´ ON DE REFERENCIA PROPUESTO 19 Figura 3.2: Esquem´atico de la tensi´on de referencia propuesta. tensi´on obtenido puede ser calculado a trav´es del modelo num´erico expuesto anteriormente aplicado a cada uno de los transistores M2xy sumando cada una de las contribuciones. El filtro pasivo est´a formado por el transistor con puerta y fuente conectados Mf, el cual act´ua como una resistencia, y el condensador Cf. Como veremos, con este filtro pasivo se consigue mejorar el PSR a altas frecuencias. Debido a las bajas corrientes fluyendo por el circuito y la incorporaci´on del filtro RC, el tiempo necesario para cargar la capacidad Cfy establecer el valor de salida puede ser muy elevado. Por este motivo se ha incorporado el circuito acelerador formado por los transistores NMOS MS1yMS2y el condensador CS. Cuando se conecta la tensi´on de alimentaci´on repentinamente, la tensi´on de puerta de MS2alcanzar´a un cierto valor y por tanto habr´a un flujo de corriente a trav´es de MS2el cual cargar´a r´apidamente Cf. Cuando la tensi´on Vref se incrementa, se incrementar´a tambi´en la tensi´on de puerta del transistor MS2, con lo cual se cargar´a la capacidad CSdisminuyendo la tensi´on de puerta de MS1y por tanto aislando el nodo de entrada del nodo de salida. La influencia del circuito acelerador se muestra en la figura 3.3, donde se muestra un resultado de simulaci´on sin el circuito acelerador y al a˜nadir el circuito acelerador usando una capacidad Cf= 1.54 pF. El tiempo de establecimiento (2 %) obtenido sin acelerador es de tna=1.04 s mientras que el tiempo de establecimiento incorporando el circuito acelerador es tac=40.3 ms, lo cual implica una mejora de 25 veces. En gris claro se muestra una salida Vref2con su correspondiente filtro pasivo, la cual va a ser utilizada posteriormente como una tensi´on de polarizaci´on. Se puede intuir que esta tensi´on tendr´a un valor ligeramente menor que la salida principal de circuito, Vout, pero con el resto de m´etricas muy similares, por lo que el estudio realizado en este cap´ıtulo se centra en la tensi´on de referencia principal del circuito Vout. 20 CAP´ ITULO 3. REFERENCIA DE TENSI ´ ON Figura 3.3: Simulaci´on temporal para el circuito propuesto sin usar el el circuito acelerador y usando el circuito acelerador ante un cambio brusco en la tensi´on de alimentaci´on de 0 V a 1 V. 3.2.1. An´alisis de PSR y mejora en alta frecuencia Como se ha indicado, el filtro pasivo formado por MfyCfse ha incorporado al circuito para mejorar el PSR del circuito a altas frecuencias. En esta secci´on se har´a un estudio en peque˜na se˜nal para obtener una expresi´on para el PSR y la mejora que supone incorporar el transistor Mf, dado que en el circuito original propuesto en [4] se indica el uso de capacidades para mejorar el PSR pero sin usar un transistor a modo de resistencia. En la figura 3.4 se muestra el circuito equivalente en peque˜na se˜nal del circuito, donde Cleft es la capacidad entre la entrada el nodo A y es aproximadamente igual a la suma de la capacidad fuente-substrato de M1y la capacidad fuente-puerta de M3,Cleft ≈CsgM3+CsgM1.Cright es la capacidad entre el nodo de entrada y el nodo B , y su valor se puede aproximar como la capacidad puerta-drenador del transistor M1,Cright ≈CgdM1, mientras C1yC2son las capacidades entre los nodos A y B a tierra, respectivamente, pudiendo calcularse como C1≈CgdM4+CdbM4yC2≈CgsM2x+CgdM2x 4.CMf es la capacidad drenador-fuente del transistor de filtro Mf. Resolviendo las ecuaciones de Kirchnoff (3.13a), (3.13b), (3.13c) para los nodos A , B y C del circuito en peque˜na se˜nal, se obtiene la funci´on de transferencia mostrada en (3.14) gm3·(vin −vbody)−go4·vbody +gdio ·(vin −vbody)+ s·Cleft ·(vin −vbody) + s·Cbd1·(vref −vbody)·−s·C1·vbody = 0 (3.13a) gmb1·(vin −vbody)+(go1+s·Cright)·(vin −vref )−Gm2·vref + (gof +s·CMf )·(vout −vref ) + s·Cbd1(vbody −vref )−s·C2·vref = 0 (3.13b) 3.2. GENERADOR DE TENSI ´ ON DE REFERENCIA PROPUESTO 21 Figura 3.4: Modelo en peque˜na se˜nal del circuito propuesto. gof ·(vref −vout) + s·CMf ·(vref −vout)−s·Cf ·vout = 0 (3.13c) PSR =vout vin =a0+a1s+a2s2+a3s3 1 + b1s+b2s2+b3s3(3.14) Los coeficientes a0, a1, a2, a3, b1, b2yb3de la funci´on de transferencia se calculan como (3.15a)-(3.15g) donde se han realizado las aproximaciones gm>> goyCMf , C2son mucho m´as peque˜nas que el resto de capacidades del circuito. Adem´as, los valores para CA,CByGBse calculan como CA=C1+Cbd1, CB=Cright +Cbd1yGB=gdio +gm3. a0≈go1GB+go4gmb1 Gm2GB (3.15a) a1≈gmb1CA+GBCB Gm2GB (3.15b) a2≈CMf (GBCB+gmb1CA) gof Gm2GB (3.15c) a3≈CMf (CBCleft +CACright) gof Gm2GB (3.15d) b1≈Cf gof (3.15e) b2≈Cf[GB(C2+CB) + Gm2(CA+Cleft) + gmb1Cbd1] gof Gm2GB (3.15f) b3≈Cf[Cbd1(C1+Cleft) + CACright] gof Gm2GB (3.15g) Las expresiones anal´ıticas usadas para los c´alculos de los par´ametros de peque˜na se˜nal se muestran en las ecuaciones (3.16a)-(3.16f). 22 CAP´ ITULO 3. REFERENCIA DE TENSI ´ ON gm3=∂IDM3 ∂VsgM3 =IDM3 n3VT (3.16a) gdio =∂ISBM1 ∂VSBM1 =ID0 njVT e Vin−Vbody njVT(3.16b) gmb1=∂IDM1 ∂VSBM1 =−γIDM1 2n1VTp2|ΦF|+Vdd −Vbody (3.16c) Gm2=1 P4 i=1 1 gm2i =1 4 ∂IDM2 ∂VsgM2 =1 4 IDM2 n2VT (3.16d) go1,4≈IDM1,4 VA [6] donde VAes la tensi´on Early (3.16e) gof ≈2nVTWMf e VthMf nVT LMf (3.16f) Para comprobar la validez del modelo de peque˜na se˜nal y la exactitud de las ecuaciones (3.16a)-(3.16f), se ha realizado una simulaci´on AC del circuito para comparar la ecuaci´on del PSR en (3.14) usando par´ametros extra´ıdos de simulaci´on y par´ametros calculados con las ecuaciones (3.16a)-(3.16f) a partir de los valores para corrientes y tensiones obtenidos con el programa en C++ aplicando el modelo desarrollado en la secci´on 3.1. Los valores para las capacidades fueron extra´ıdos de la simulaci´on para ambos casos. Como se puede observar, el modelo anal´ıtico desarrrollado consigue reproducir con bastante precisi´on los resultados de simulaci´on. Figura 3.5: Comparaci´on del modelo anal´ıtico para el PSR de la ecuaci´on (3.14) usando los par´ametros calculados con 3.16a-3.16f y usando par´ametros extra´ıdos del simulador con los resultados de simulaci´on. Por otra parte, a altas frecuencias, la ecuaci´on para el PSR (3.14) se simplifica como (3.17). Si se elimina el transistor de filtro Mfmanteniendo la capacidad 3.2. GENERADOR DE TENSI ´ ON DE REFERENCIA PROPUESTO 23 Cf, el PSR se obtiene resolviendo las ecuaciones de Kirchnoff (3.13a-3.13c) con gof → ∞ yCMf = 0. Haciendo el l´ımite s→ ∞ se deriva la ecuaci´on (3.18). La ecuaci´on (3.19) expresa la relaci´on entre el PSR con el filtro completo y el PSR cortocircuitando el transistor Mf, esto es, la mejora del PSR al introducir el transistor Mf. El valor num´erico expresado en decibelios para la mejora de PSR a altas frecuencias debido a introducir Mfcalculado con la ecuaci´on (3.19) es de -23.9 dB. PSRconMff↑↑ =a3 b3≈CMf [CBCleft +CACright] Cf[Cbd1(C1+Cleft) + CACright](3.17) PSRsinMff↑↑ ≈Cright(CA+Cleft) + Cbd1Cleft Cf(CA+Cleft)(3.18) ∆PSRf↑↑ =PSRconMff↑↑ PSRsinMff↑↑ ≈CMf (CA+Cleft) Cright(CA+Cleft) + Cbd1(C1+Cleft)(3.19) En la figura 3.6 se muestra una comparaci´on por simulaci´on del PSR del circuito propuesto y del circuito propuesto pero cortocircuitando el transistor Mf. El condensador Cfse implementa con un NCAP de 1.54 pF. De la figura 3.6 se extrae que la mejora de PSR a altas frecuencias debida al transistor Mfes de -24.4 dB, lo que coincide con gran exactitud con el valor num´erico calculado a partir de (3.19). Figura 3.6: Mejora del PSR debida al transistor Mfobtenida por simulaci´on. Por ´ultimo, en la figura 3.7 se muestra el PSR calculado con la ecuaci´on (3.14) para distintos valores de capacidad de filtro Cf. El valor fue escogido como un compromiso entre el PSR y el ´area, siendo finalmente Cf=1.54 pF. 24 CAP´ ITULO 3. REFERENCIA DE TENSI ´ ON Figura 3.7: Evaluaci´on de la ecuaci´on (3.14) para distintos valores de capacidad Cf 3.2.2. Resultados de simulaci´on del generador de tensi´on de referencia En las figuras 3.8, 3.9 y 3.10 se muestran los resultados de simulaci´on postlayout del circuito propuesto. Si no se indica otra cosa, todas las simulaciones se han realizado para la temperatura nominal del cuerpo humano T=36 ◦C. La simulaci´on DC de la figura 3.8(a) muestra que la tensi´on de referencia del circuito es de Vout = 469 mV para una tensi´on de alimentaci´on de 1 V. La sensibilidad de l´ınea (3.20), definida como la pendiente de la tensi´on de salida entre las tensiones de alimentaci´on m´ınima Vddmin y m´axima Vddmax expresada en porcentaje del valor medio Vout, es del 0,68 %/V para una alimentaci´on entre 0.7 y 1.8 V. LS =Vout(Vddmax)−Vout(Vddmin) ((Vddmax −Vddmin)Vout ×100 (3.20) El consumo de corriente del circuito frente a la tensi´on de alimentaci´on se muestra en 3.8(b), con un valor a la tensi´on m´ınima de alimentaci´on Vdd = 0,7 V de 36 pA, equivalentes a una potencia m´ınima de 25,2 pW. La corriente a trav´es del circuito es pr´acticamente constante aumentando la tensi´on de alimentaci´on, con un consumo m´aximo de 37,3 pA con Vdd = 1,8 V equivalentes a 67,1 pW de potencia m´axima para valores nominales de componentes. Por otra parte, el PSR obtenido por simulaci´on post-layout es mejor que −45 dB desde continua hasta frecuencias del orden de GHz, como se observa en la figura 3.9(a). Respecto a la respuesta temporal de la tensi´on de salida, mostrada en la figura 3.9(b), el tiempo de establecimiento medido en la simulaci´on postlayout es aproximadamente ts=126 ms para un cambio de 0 V a 1 V en la alimentaci´on. Este tiempo es mayor al obtenido con simulaci´on nominal debido a las capacidades par´asitas del extra´ıdo del layout. En las figuras 3.10(a) y 3.10(b) se muestran las simulaciones Montecarlo 3.2. GENERADOR DE TENSI ´ ON DE REFERENCIA PROPUESTO 25 (a) (b) Figura 3.8: Simulaciones DC post-layout a T=36 ◦C: (a) Dependencia de Vout con la tensi´on de alimentaci´on; (b) Consumo de corriente frente a tensi´on de alimentaci´on. (a) a (b) b Figura 3.9: Simulaciones post-layout a T=36 ◦C: (a) PSR para una tensi´on de alimentaci´on de 1 V; (b) Respuesta transitoria de Vout. para mismatch y variaciones de proceso para la tensi´on de salida y el consumo de corriente respectivamente. Se puede concluir que la tensi´on de referencia del circuito tiene una baja dispersi´on de σ/µ = 0,61 % sin necesidad de trimming. Sin embargo cabe destacar que el consumo de corriente s´ı sufre de una alta dipersi´on σ/µ = 28 % debido principalmente a la dependencia exponencial de la corriente subumbral con Vsg +Vth. En cualquier caso, el consumo de corriente se mantiene por debajo de los 100 pA para una tensi´on de alimentaci´on de 1 V. 32 CAP´ ITULO 4. REGULADOR DE TENSI ´ ON Figura 4.7: Simulaci´on para la bomba de carga con una resistencia de 1 GΩ como carga. Figura 4.8: Eficiencia de potencia de la bomba de carga variando la corriente de carga para distintas frecuencias de reloj. 4.3. REGULADOR COMPLETO 33 Figura 4.9: Esquema del regulador de tensi´on propuesto con cada una de sus partes. regulador, de la cual se extrae un factor de realimentaci´on β= 0,4 y un consumo de corriente de 21 pA para Voutreg = 1.1 V y de 100 pA para Voutreg = 1.4 V. El transistor de paso se ha dimensionado para que la m´axima corriente de salida superase los 5 mA, teniendo un tama˜no final de 200 µm/1 µm. El condensador Cfpass se incorpora para reducir el ruido proveniente de la bomba de carga, y se ha implementado como un NCAP de 2.98 pF de capacidad, al mismo tiempo que asegura la estabilidad al reducir la frecuencia del polo del amplificador de error. En las figuras 4.11, 4.12 y 4.13 se muestran resultados de simulaci´on postlayout para el regulador funcionando. Se ha fijado la temperatura en 36◦C y como se˜nales de reloj se usan dos se˜nales cuadradas desfasadas 180ocuya amplitud es la tensi´on de entrada (valor bajo 0 V y valor alto Vin). La corriente de carga se ha simulado con un espejo de corriente NMOS usando una fuente ideal de corriente. La tensi´on de salida media del regulador para una tensi´on de entrada de 1.5 V es de 1.16 V para las condiciones de simulaci´on mencionadas. En la figura 4.11 se observa que el regulador implementado ofrece una baja ca´ıda de tensi´on, teniendo un valor de 0.15 V para una corriente de carga de 5 mA. En la figura 4.12 se muestra la corriente media de entrada del regulador cuando no se se conecta nada a su salida (circuito abierto). A esta corriente se la denomina corriente quiescente IQ, y es una medida del consumo de los reguladores LDO. La figura 4.13 muestra el resultado de simulaci´on ante un cambio brusco en la demanda de corriente desde IL1=500 nA hacia distintos valores de corriente de carga IL2. Se aprecia que debido a los consumos tan bajos del circuito y el 34 CAP´ ITULO 4. REGULADOR DE TENSI ´ ON Figura 4.10: Simulaci´on del partidor formado por los transistores Mpr1,Mpr2, Mpr3,Mpr4yMpr5mostrando el consumo de corriente y la tensi´on de realimentaci´on. Figura 4.11: Tensi´on de salida media final del regulador para distintas corrientes de carga frente a tensi´on de entrada. 4.3. REGULADOR COMPLETO 35 Figura 4.12: Corriente consumida por el regulador con su salida en circuito abierto frente a tensi´on de entrada. polo de baja frecuencia en la puerta del transistor de paso, el circuito responde con relativa lentitud a cambios buscos en la demanda de corriente. Dependiendo de la aplicaci´on las m´etricas obtenidas pueden ser suficientes, sobre todo si se tiene en cuenta el caso de un sistema de recolecci´on energ´etica para aplicaciones de muy bajo consumo. Para medir el PSR del regulador, se han realizado simulaciones superponiendo una se˜nal senoidal de 50 mV de amplitud sobre la tensi´on de entrada, para a continuaci´on medir la amplitud de la se˜nal de salida a la frecuencia de inter´es. En la figura 4.14 se muestra un ejemplo de simulaci´on de la respuesta del regulador para obtener el PSR. De esta forma, para 1.5 V de tensi´on de entrada, el PSR del regulador medido por simulaci´on se muestra en la figura 4.15. Si la tensi´on de entrada es muy pr´oxima a la tensi´on m´ınima necesaria para alcanzar la salida final, entonces el PSR ser´a peor que para tensiones m´as elevadas de entrada. Esto se debe a que el transistor de paso est´a zona lineal y no en saturaci´on (Vin −Voutreg < VgsMpass −VthMpass), y por tanto la conductancia de salida del transistor de paso, gopass, ser´a alta, lo que implica un t´ermino psrpass(NMOS)mayor en virtud de la expresi´on (2.10) deducida en el cap´ıtulo 2, lo cual implica mayor proporci´on de ruido de la entrada en la salida (2.8). Este es el caso de los resultados cuando la corriente de carga es de 5 mA, donde se observa que a la salida tendremos aproximadamente la mitad de la amplitud del ruido (≈-6dB) a la entrada para pr´acticamente todas las frecuencias. 36 CAP´ ITULO 4. REGULADOR DE TENSI ´ ON Figura 4.13: Simulaci´on de la respuesta transitoria del regulador ante un cambio brusco en la demanda de corriente en t=400 ms desde una corriente IL1=500 nA hasta distintas corrientes IL2con una tensi´on de entrada de 1.5 V y una capacidad de carga de 10 pA. Figura 4.14: Ejemplo de simulaci´on para el c´alculo del PSR para una tensi´on de entrada de 1.5 V con una se˜nal senoidal de 50 mV de amplitud y 5 KHz de frecuencia y una corriente de carga de 1 mA. 4.3. REGULADOR COMPLETO 37 Figura 4.15: PSR obtenido por simulaci´on para una tensi´on de entrada de 1.5 V. 38 CAP´ ITULO 4. REGULADOR DE TENSI ´ ON Cap´ıtulo 5 Implementaci´on en silicio y resultados experimentales En este cap´ıtulo se muestran los resultados experimentales obtenidos tras la fabricaci´on en la tecnolog´ıa CMOS est´andar de UMC 180 µm del circuito generador de tensi´on de referencia y del regulador de tensi´on propuestos en anteriores cap´ıtulos. En las figuras 5.1, 5.3 y 5.4 se muestran los layouts realizados para las distintas partes del regulador. El tama˜no total del layout es de aproximadamente 105 µm×118 µm, correspondientes a un ´area de 12600 µm2. Se han medido 20 chips distintos en cada uno de los cuales se han implementado dos circuitos generadores de tensi´on de referencia y dos reguladores completos. Por tanto, hay medidas de cuarenta circuitos generadores de tensi´on de referencia y otros tantos reguladores de tensi´on. Debido a las corrientes tan bajas a trav´es del circuito generador de tensi´on de referencia, del orden de decenas de picoamperios, para no alterar los valores de tensi´on de salida ni los tiempos de respuesta debido a las capacidades de los PADs del chip y a las impedancias de entrada de los instrumentos de medida, a cada circuito generador de tensi´on de referencia se le ha a˜nadido un buffer. Estos buffer se han implementado usando la estructura del amplificador folded-cascode con entrada por par PMOS y usando tensiones externas para alimentaci´on y polarizaci´on. En la figura 5.5 se muestra el esquem´atico de los buffers implementados. Todas las medidas expuestas a continuaci´on han sido realizadas a la temperatura ambiente del laboratorio, de valor aproximado 22◦C. Las medidas de tensi´on respecto al tiempo se han realizado usando un osciloscopio Agilent MSO-X 3034A. Para las medidas de corriente se ha usado el picoamper´ımetro Keithley 6487 promediando valores para cada circuito. Como generador de se˜nales se ha usado principalmente un Techtronik AFG-3102 C, echando mano de un Hameg HM 8030 para generar las se˜nales de control cuando se ha necesitado un switch y tambi´en para generar el est´ımulo en las mediciones de tiempo de establecimiento. En las figuras 5.6, 5.7, 5.8 y 5.9 se muestran los resultados de medida para los cuarenta circuitos generadores de tensi´on de referencia disponibles. De estos resultados se obtiene un valor medio de tensi´on de referencia Vout = 553 mV con una desviaci´on t´ıpica de 4.07 mV, lo que implica una dipersi´on σ/µ = 0,74 %, 39 40CAP´ ITULO 5. IMPLEMENTACI ´ ON EN SILICIO Y RESULTADOS EXPERIMENTALES Figura 5.1: Layout para el circuito generador de tensi´on de referencia mostrando un rect´angulo de 40 µm×52 µm. Figura 5.2: Layout del amplificador de error mostrando un rect´angulo de 35µm ×60 µm. 41 Figura 5.3: Layout de la bomba de carga mostrando un rect´angulo de 102 µm ×70 µm. Figura 5.4: Layout del regulador completo mostrando un rect´angulo de 120 µm ×125 µm.