Ein Mehrzieloptimierungsansatz zur
Dimensionierung
Ressourceneffizienter Integrierter
Schaltungen
Von der Fakultät für Elektrotechnik, Informatik und Mathematik
der Universität Paderborn
zur Erlangung des akademischen Grades
Doktor der Ingenieurwissenschaften (Dr.-Ing.)
Dissertation
von
Dipl.-Math. Matthias W. Blesken
Erster Gutachter: Prof. Dr.-Ing. Ulrich Rückert
Zweiter Gutachter: Prof. Dr.-Ing. Klaus Meerkötter
Tag der mündlichen Prüfung: 16.11.2011
Paderborn 2012
Diss. EIM-E/279
Inhaltsverzeichnis
Einleitung 1
ZurAufgabenstellung................................ 1
Überblick über diese Arbeit . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Verwandte Arbeiten zur Schaltungsoptimierung . . . . . . . . . . . . . . . . . 3
1 Entwurfsraumexploration 5
1.1 Begriffsklärungen und Definitionen . . . . . . . . . . . . . . . . . . . . . 5
1.1.1 Entwurfsraumexploration . . . . . . . . . . . . . . . . . . . . . . . 5
1.1.2 Ressourceneffizienz .......................... 6
1.1.3 Mehrzieloptimierung / Pareto-Menge . . . . . . . . . . . . . . . . 10
1.2 Der Klassische Ansatz zur Dimensionierung von CMOS-Logikgattern . . 14
1.3 Algorithmen zur Schaltungsoptimierung . . . . . . . . . . . . . . . . . . 16
1.3.1 Evolutionäre Algorithmen . . . . . . . . . . . . . . . . . . . . . . 17
1.3.2 GAIO - Multilevel Subdivision Techniques . . . . . . . . . . . . . 18
2 Entwurf ressourceneffizienter Standardzellen 21
2.1 GAIOs Sampling Algorithmus . . . . . . . . . . . . . . . . . . . . . . . . 21
2.2 GAIOs Fortsetzungsalgorithmus zur Wiederherstellung . . . . . . . . . . 24
2.2.1 GAIO zur Optimierung digitaler Grundgatter . . . . . . . . . . . 25
2.3 DerCMOS-Inverter.............................. 27
2.3.1 Analytische Vorbetrachtung . . . . . . . . . . . . . . . . . . . . . 27
2.3.2 GAIO-Ergebnisse........................... 34
2.4 CMOS-Gatter mit mehreren Eingängen . . . . . . . . . . . . . . . . . . . 36
2.4.1 Problemstellung und Simulationsaufbau . . . . . . . . . . . . . . 37
2.4.2 GAIO-Ergebnisse........................... 38
2.5 Entwurfszentrierung ............................. 42
i
3 Optimierung einer Subschwellbibliothek 45
3.1 Neue Herausforderungen für den Subschwellbetrieb . . . . . . . . . . . . 46
3.2 Evolutionäre Algorithmen zur Mehrzieloptimierung . . . . . . . . . . . . 48
3.3 Entwurf einzelner Gatter für den Subschwellbetrieb . . . . . . . . . . . . 51
3.4 Vergleich mit Standardzellen zur vollen Versorgungsspannung . . . . . . 59
4 Optimierung einer SRAM-Zelle für verschiedene Versorgungsspannun-
gen 61
4.1 Optimierung der 6-Transistor-SRAM-Zelle . . . . . . . . . . . . . . . . . 61
4.1.1 Analytische Vorbetrachtung . . . . . . . . . . . . . . . . . . . . . 62
4.1.2 Die Mehrzieloptimierungsaufgabe . . . . . . . . . . . . . . . . . . 64
Ein 9-Transistor-SRAM-Entwurf zum Voltagescaling . . . . . . . . . . . . . . 70
4.1.3 Die 9-Transistor-SRAM-Zelle . . . . . . . . . . . . . . . . . . . . 71
4.1.4 Suchraumexploration . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.1.5 Vergleich zu anderen Implementationen . . . . . . . . . . . . . . . 77
5 Optimierung analoger Schaltungen 79
5.1 Schalteigenschaften des Differenzverstärkers . . . . . . . . . . . . . . . . 79
5.2 Mehrzieloptimierung analoger Schaltungen . . . . . . . . . . . . . . . . . 81
5.3 Algorithmen zur Optimierung analoger Schaltungen . . . . . . . . . . . . 85
5.4 Optimierung der Ausbeute . . . . . . . . . . . . . . . . . . . . . . . . . . 88
6 Vergleich von Algorithmen zur Optimierung integrierter Schaltungen 91
6.1 SPEA, GAIO und Exhaustionsmethode . . . . . . . . . . . . . . . . . . . 91
6.1.1 Laufzeitanalyse ............................ 92
6.1.2 Konvergenz .............................. 93
6.1.3 Anwendung: Optimierung integrierter Schaltungen . . . . . . . . . 95
Zusammenfassung 103
Anhang 106
Transistormodell im Subschwellbereich . . . . . . . . . . . . . . . . . . . . . . 107
Modell zur Standardabweichung des SNMhold der 9-Transistor-SRAM-Zelle . . 108
ii
Einleitung
Zur Aufgabenstellung
Entwurfsraumexploration beschreibt die systematische Suche nach Entwurfsparametern
einer Schaltung mit optimalen Schalteigenschaften wie Schnelligkeit, Energiesparsamkeit
und Robustheit gegenüber Rauschen. Äquivalent zu optimalen Schalteigenschaften spricht
man auch von optimalem Verbrauch verfügbarer Ressourcen (Zeit, Energie usw.), der durch
Ressourcenmaße quantifizierbar ist. Diese Ressourcenmaße stehen häufig in Konkurrenz
zueinander. Zum Beispiel erhöht sich die Verlustleistung mit steigender Schaltgeschwin-
digkeit. Als ressourceneffizient wird der Entwurf einer Schaltung dann bezeichnet, wenn
durch die Einstellung aller durch dem Entwickler zugänglichen Parameter ein optimaler
Kompromiss zwischen allen betrachteten Schalteigenschaften bzw. Ressourcen entsteht.
Der Entwurf ressourceneffizienter integrierter Schaltungen setzt einen Entwurf ressourcenef-
fizienter Standardzellen voraus. Der Entwickler hat beim Entwurf solcher Standardzellen
Freiheitsgrade in den Weiten und Längen der Transistoren, aus denen ein Grundgatter
aufgebaut ist. Für die Festsetzung dieser Transistordimensionen gibt es einen klassischen
Ansatz, der auf eine symmetrische Übergangskennline zwischen Ein- und Ausgangssignal
abzielt. Die Schalteigenschaften des Gatters werden auf diese Weise indirekt festgelegt.
Optimale Kompromisse zwischen den Schalteigenschaften können aber nur dann gefun-
den werden, wenn diese in direktem Fokus der Suche stehen. Mathematisch betrachtet
entspricht die Entwurfsraumexploration daher dem Lösen eines Mehrzieloptimierungspro-
blems (MOP), bei dem gleich mehrere Zielfunktionen simultan minimiert werden sollen.
Die Lösung eines MOP ist eine Pareto-Menge, die alle optimalen Kompromisse dieser
Zielfunktionen beinhaltet.
Aufgabe und Zielsetzung dieser Arbeit ist die Entwicklung eines Verfahrens zum Entwurf
ressourceneffizienter Schaltungen, das - basierend auf dem Mehrzieloptimierungsansatz -
Bausteine integrierter Schaltungen optimiert. Diese Bausteine sollen vor allem CMOS-
Standardzellen sein, aus denen ressourceneffiziente digitale Schaltungen gefertigt werden
können, außerdem Speicherelemente und einfache analoge Schaltungen.
1
Loading more pages...