Fakult
at f
ur Physik und Astronomie
Ruprecht-Karls-Universit
at Heidelb erg
Diplomarb eit
im Studiengang Physik
vorgelegt von
Boris Glass
aus Welzheim
Septemb er 1997
Analoge Auslese- und Triggerelektronik f
ur
Mikrostreifen-Gasz
ahler
Die Diplomarbeit wurde von Boris Glass ausgef
uhrt am
Physikalischen Institut
unter der Betreuung von
Herrn Prof. Ulrich Straumann
Das Hera-B Exp eriment am Deutschen Elektronen-Synchrotron in Hamburg
soll die CP-Verletzung am Zerfall von B-Mesonen nachweisen. Das Physikali-
sche Institut der Universit
at Heidelb erg b eteiligt sich daran mit der Entwicklung
eines Spurverfolgungssystems (Inner Tracker). Als Detektoren sind no ch in der
Entwicklung b endliche Mikrostreifengasz
ahler (MSGC) vorgesehen. In Zusam-
menarb eit mit dem Max-Planck-Institut f
ur Kernphysik in Heidelb erg wird eine
anwendungssp ezische integrierte Schaltung (ASIC) als Ausleseelektronik ent-
wickelt, die f
ur Inner Tracker und Silizium-Vertex-Detektor eingesetzt werden
soll.
Die vorliegende Diplomarb eit b efat sich mit dem Design eines Komparators.
Diese Baugrupp e ist Teil der ob en genannten integrierten Schaltung und dient
dazu, vorverst
arkte analoge Signale mit einer Referenzspannung zu vergleichen
und so ein Triggersignal abzuleiten. Bestandteil meiner Arb eit waren auer-
dem Messungen an verschiedenen Prototyp en integrierter Schaltungen sowie
Mitarb eit b eim Bau der elektronischen Infrastruktur von MSGCs und Auslese-
elektronik.
Analog readout and trigger electronics for micro strip gas chamb ers:
The exp eriment HERA-B, which is currently under construction at DESY in
Hamburg, is designed to measure a violation of the CP symmetry in the system
of neutral B mesons. The \Physikalisches Institut der Universit
at Heidelb erg" is
contributing the development of the inner tracking system. The inner tracking
detector will consist of micro strip gas chamb ers (MSGC) with custom made
readout electronics. These application sp ecic integrated circuits (ASICs) are
designed in co op eration with the \Max-Planck-Institut f
ur Kernphysik".
This thesis do cuments the development and testing of a fast comparator circuit
to b e integrated in the readout chip HELIX. The circuit compares pre-amplied
analog detector signals with a programmable reference voltage and delivers a
fast digital signal to the rst level trigger (FLT). Dierent prototyp es of ASICs
were tested, and a PCB for readout and electronics tests was develop ed.
Inhaltsverzeichnis
1 Einleitung 1
1.1 Verletzung der CP-Symmetrie . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 B-Meson-Fabriken . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.3 Das HERA-B Exp eriment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.4 Inner Tracker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.5 Aufbau und Funktionsprinzip eines Mikrostreifen-Gasz
ahlers . . . . . . . . . 8
1.6 Anbindung der Ausleseelektronik an die MSGC . . . . . . . . . . . . . . . . . 10
2 Simulation der MSGC-Signale 12
2.1 Monte Carlo Simulation der Signalentstehung . . . . . . . . . . . . . . . . . . 12
2.2 Netzwerksimulation der Signalfortpanzung . . . . . . . . . . . . . . . . . . . 14
3 Ho chspannungstests mit Keramik-Adaptern 17
3.1 Adapter in Dicklmtechnik . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2 Untersuchung von Schutzstrukturen an den Verst
arkereing
angen . . . . . . . 19
3.3 Adapter in D
unnlmtechnik . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4 Dierentieller Komparator 22
4.1 Dierenzverst
arker ................................. 22
4.1.1 Funktionsweise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.1.2 Schaltungsentwurf . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.1.3 Grosignalmo dell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.1.4 Kleinsignalmo dell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.2 AC-Kopplung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.3 4fach-Oder und D-Flip-Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.4 Layout........................................ 33
4.5 Simulation...................................... 34
5 Testchip Idex 39
5.1 Komp onenten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
5.2 Design........................................ 40
5.3 Testplatine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.4 Messungen ..................................... 49
5.4.1 Aufbau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5.4.2 Funktionstest . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5.4.3 Schwellenverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
5.4.4 R
uckkopplungsschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.5 AC-Kopplung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.4.6 Flankensteilheit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.4.7 Frequenzgang des Komparators . . . . . . . . . . . . . . . . . . . . . . 54
5.4.8 Helix-Vorverst
arker............................. 55
5.4.9 Osetschwankungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.4.10 Temp eraturverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6 Helix 128S-2 60
6.1 Selektion funktionsf
ahiger Chips zur Leiterplattenb est
uckung . . . . . . . . . 61
6.2 Leiterplatte f
ur Betrieb des Helix128S-2 an der MSGC . . . . . . . . . . . . . 63
7 Zusammenfassung 69
A Wahrscheinlichkeitsverteilungen 70
A.1 Fischle-Verteilung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
A.2 Verteilung der durch Ionen verz
ogerten Elektronen . . . . . . . . . . . . . . . 70
Literaturverzeichnis 72
1
1 Einleitung
Das erste Kapitel f
uhrt von der Physik der B-Mesonen
ub er das Konzept von HERA-B zum
inneren Spurkammersystem. Insb esondere wird ein
Ub erblick
ub er den Signalweg vom ioni-
sierenden Teilchen in der Spurkammer bis zur Ausleseelektronik geb oten.
Das zweite Kapitel b esch
aftigt sich mit der Signalentstehung in den Mikrostreifen-Gasz
ahlern
(MSGC).
Im dritten Kapitel geht es um Belastungstests an Keramik-Adaptern, die neb en ihrer Haupt-
funktion, die Mikro chips an die MSGC anzuschlieen, auch f
ur den Ho chspannungsschutz der
Elektronik eine Rolle spielen.
Der Schwerpunkt der Arb eit liegt in Kapitel vier. Hier wird der Entwurf einer dierentiellen
Komparatorschaltung und deren Umsetzung in ein Layout b eschrieb en.
Das f
unfte Kapitel dokumentiert Design eines Testchips und Messungen an diesem Testchip
zur Charakterisierung des Komparators.
Die Integration des Komparators in den Auslesechip Helix 128S-2 und Messungen an diesem
Chip ergeb en das sechste Kapitel.
Schlielich bietet das siebte Kapitel eine Zusammenfassung
ub er die gewonnenen Ergebnisse.
1.1 Verletzung der CP-Symmetrie
Eine zentrale Rolle b eim Verst
andnis der Physik spielen Symmetrien. Die wichtigsten dis-
kreten Symmetrien sind die r
aumliche Spiegelung P, die Umkehr der Zeitrichtung T und
die Ladungskonjugation C, die die Symmetrie zwischen Teilchen und Antiteilchen ausdr
uckt.
Wenn sich Teilchen und Antiteilchen in der Natur v
ollig symmetrisch verhalten, hab en wir
keine M
oglichkeit festzustellen, ob wir in einer Welt von Teilchen o der einer Welt von Anti-
teilchen leb en. Tats
achlich scheint die Ladungskonjugation von der Natur nicht konsequent
resp ektiert zu werden. Das Universum b esteht
ub erwiegend aus Materie und enth
alt fast keine
Antimaterie, und auch im Bereich der Elementarteilchen wurde b eim Zerfall von K-Mesonen
eine Symmetriebrechung, n
amlich die CP-Verletzung, b eobachtet [SP97].
Eine theoretische Erkl
arung der CP-Verletzung wurde 1973 von M. Kobayashi und T. Mas-
kawa vorgeschlagen. Sie hatten erkannt, da die Theorie der Schwachen Wechselwirkung un-
ter gewissen Vorraussetzungen automatisch zur CP-Verletzung f
uhrt, falls mindestens sechs
Quarks existieren. Dies war 1973 eine mutige Sp ekulation, denn damals waren erst drei
Quarks b ekannt. Inzwischen kennt man sechs Quarks, womit eine entscheidene Vorausset-
zung f
ur diese Erkl
arung erf
ullt ist.
Ein Quark mit der Ladung
2
3
(u, c, t) kann durch Schwache Wechselwirkung in ein Quark
mit der Ladung
1
3
(d, s, b)
ub ergehen, o der auch umgekehrt. Es gibt daher neun m
ogliche
Quarkumwandlungen, die durch denselb en Mechanismus vollzogen werden, sich ab er in der
Wahrscheinlichkeit der Umwandlung unterscheiden. Die Wahrscheinlichkeit des
Ub ergangs
von einem Quark q in ein anderes Quark q' ist prop ortional zum Betragsquadrat der Wahr-
scheinlichkeitsamplitude:
P
qq
0
j
V
qq
0
j
2
. Diese neun
V
ik
lassen sich in einer 3
3-Matrix
zusammenfassen. Diese Matrix nennt man
"
Cabibb o-Kobayashi-Maskawa Matrix\ (CKM-
2
1 EINLEITUNG
Vik
V V
cd cb
*
Im
ud ub
α
β
γVik
Re
0 1
0.0
0.4
V V*V V*
td tb
Abbildung 1:
Das Unitarit
atsdreieck veranschaulicht eine der Unitarit
atsb eziehungen der
CKM-Matrix (Glg. 1). Der Winkel
ist ein direktes Ma f
ur die gesuchte CP-Verletzung
[SP97]. Die gepunktete Linie umschliet qualitativ das Gebiet, in der die Spitze des Dreiecks
vermutet wird [pro94 ].
Matrix) [PRSZ95]:
V
CKM
=
0
@
V
ud
V
us
V
ub
V
cd
V
cs
V
cb
V
td
V
ts
V
tb
1
A
Im Rahmen des Standardmo dells der Elementarteilchenphysik mu die CKM-Matrix unit
ar
sein, also die Beziehungen
X
j
V
j i
V
j k
=
ik
erf
ullen. Damit verringert sich die Zahl unabh
angiger Parameter der CKM-Matrix auf vier,
die als drei reelle Winkel und eine imagin
are Phase gew
ahlt werden k
onnen. Die im folgenden
wichtige Unitarit
atsb eziehung lautet
V
ud
V
ub
+
V
cd
V
cb
+
V
td
V
tb
= 0
:
(1)
Sie l
at sich als
"
Unitarit
atsdreieck\ in der komplexen Eb ene veranschaulichen (Abb. 1).
Durch die Anwendung der CP-Op eration auf einen Proze der Schwachen Wechselwirkung
gehen die
V
ik
der CKM-Matrix in ihr Komplex-Konjugiertes
ub er:
V
ik
CP
!
V
ik
:
Eine rein reelle CKM-Matrix b edeutet also, da die Schwache Wechselwirkung CP-invariant
ist. Kommt ein imagin
arer Anteil in den Matrixelementen vor, kann die CP-Symmetrie nicht
erhalten sein.
Auf der Suche nach CP-Verletzung in B-Systemen geht es daher um den Nachweis dieses
Imagin
arteils in der CKM-Matrix. Dazu wird eine b esondere Zerfallsreaktion der B-Mesonen
untersucht, n
amlich der Zerfall eines B
0
-Mesons (
bd) in ein J
=
-Teilchen (cc) und ein K
0
S
-
Meson (sd + s
d)
=
p
2:
B
0
!
J
=
K
0
S
:
1.1 Verletzung der CP-Symmetrie
3
Bei einem einfachen Proze der Schwachen Wechselwirkung tritt nur ein einziges
V
ik
auf.
Die
Ub ergangswahrscheinlichkeit ist dann prop ortional zu
V
ik
V
ik
und damit oenbar CP-
invariant. Erst durch die
Ub erlagerung von mehr als einer Amplitude kann ein CP-verletzender
Eekt entstehen.
Die CP-Verletzung b ei der Reaktion B
0
!
J
=
K
0
S
tritt nicht b eim Zerfall des
B
0
-Mesons auf,
sondern kommt durch eine vorangegangene B
0
!
B
0
Teilchen-Antiteilchen-Umwandlung
[Alb87] zustande. Es kann nicht unterschieden werden, ob der Endzustand direkt erreicht
wurde o der ob zwischendurch eine B
0
!
B
0
-Umwandlung stattfand. Durch das quan-
tenmechanische Verhalten entsteht ab er eine Interferenz der b eiden Reaktionszweige. Nur
durch diese Interferenz wird die CP-Verletzung b eobachtbar. Der zeitliche Verlauf der CP-
Verletzung wird durch die Interferenz mit der Umwandlungsfrequenz
!
=
M
0
;
5 ps
1
mo duliert.
M
ist dab ei die Massendierenz zwischen dem kurzlebigen B
0
S
-Meson und dem
langlebigen
B
0
L
. Diese b eiden B
0
-Mesonen-Zust
ande sind Mischungen aus B
0
und
B
0
.
Die B
0
!
B
0
-Umwandlung verl
auft vor allem durch den Austausch des Top-Quarks. Ent-
scheidend b eim t-Quark-Austausch zwischen
b- und d-Quark des B-Mesons sind die CKM-
Matrixelemente
V
td
V
tb
.
Der Formalismus der CP-Verletzung im Standardmo dell liefert f
ur die Zerfallsrate eines B
0
-
Mesons in einen Endzustand
f
als Funktion der Zeit [SP97]:
N
(B
0
!
f
) =
N
0
e
t
1
Im
V
td
V
tb
V
td
V
tb
sin(
M t
)
und
N
(
B
0
!
f
) =
N
0
e
t
1 + Im
V
td
V
tb
V
td
V
tb
sin(
M t
)
:
N
0
ist die Anzahl der erzeugten
B
0
-Mesonen und
1
;
6 ps ihre mittlere Leb ensdauer. Man
sieht, da sich die Zerfallsraten des B
0
und seines Antiteilchens nur dann unterscheiden, wenn
der Imagin
arteil der CKM-Matrixelemente von Null verschieden ist. Aus dem Unitarit
ats-
dreieck (Abb. 1) geht die Beziehung
Im
V
td
V
tb
V
td
V
tb
= sin 2
hervor. Ziel des HERA-B-Exp erimentes ist es, die Asymmetrie der Zerfallsraten
N
N
N
+
N
= sin 2
sin
M t
zu messen, und damit gegeb enenfalls die CP-Verletzung b ei B-Mesonen zu entdecken.
Die Reaktion B
0
!
J
=
K
0
S
nennt man auch den
"
goldenen\ Zerfallskanal (Abb. 2). Sie
h
angt direkt und ohne komplizierte Korrekturen mit den fundamentalen Parametern der
Schwachen Wechselwirkung zusammen. Vor allem ab er ist der Endzustand des Zerfalls
ein CP-Eigenzustand. Dadurch wird die Beobachtung der CP-Verletzung der B
0
!
B
0
-
Umwandlung nicht verf
alscht.
Dieser ladungssymmetrische Endzustand bringt allerdings auch einen schweren Nachteil mit
sich. Es l
at sich nur indirekt b estimmen, ob die b eobachtete Reaktion von einem B
0
o der
4
1 EINLEITUNG
p
(820 GeV)
B0
B-
(120 GeV)
µ
µ-
+
(35 GeV)
Ks
π
π
+
-
(15 GeV)
D0
µ-
K-
Lepton "tag"
= 10 %
Kaon "tag"
= 50 %
7 mm 1,3 m
Signal
B - Zerfall
0
Tagging
B - Zerfall
Abbildung 2:
Der B
0
-Zerfall
einem
B
0
stammt. Dazu nutzt man aus, da b-Quarks immer als b
b-Paar entstehen und
daher b ei der Bildung eines B-Mesons immer auch das Antiteilchen erzeugt wird. W
ahlt
nun ein B-Meson den goldenen Zerfallskanal, k
onnen durch Untersuchung des Zerfalls des
Partnerteilchens die Ausgangsteilchen B
0
und
B
0
identiziert werden. Als Signatur (Erken-
nungsmerkmal) f
ur den Zerfall des Partnerteilchens eignet sich vor allem die Ladung von
Kaonen o der Leptonen, die im Endzustand identiziert werden k
onnen.
1.2 B-Meson-Fabriken
Zu einer genauen Untersuchung des Zerfalls B
0
!
J
=
K
0
S
m
ussen wegen des sehr geringen
Verzweigungsverh
altnisses von 10
12
in diesem Kanal groe Mengen von B-Mesonen erzeugt
werden. Gegenw
artig entstehen weltweit vier Exp erimente zum Nachweis von CP-Verletzung.
BABAR am SLAC in Stanford/USA,
BELLE am KEK in Tsukuba/Japan,
HERA-B am DESY in Hamburg und
LHC-B am CERN in Genf/Schweiz (in Planung).
BABAR und BELLE nutzen e
+
e
-Paarvernichtung zur Erzeugung einer bb-Resonanz (Abb.
3). Ein sehr hoher Anteil von 60% des gesamten Wirkungsquerschnitts entf
allt auf die
gew
unschten B
0
B
0
-Ereignisse. Unter Ber
ucksichtigung der b egrenzten Luminosit
at der Be-
schleunigers erwartet man bis zu 10
8
Ereignisse pro Jahr.
1.3 Das HERA-B Exp eriment
5
mb
p
s
GeV
Abbildung 3:
Wirkungsquerschnitt b ei der b-Pro duktion (Skizze) [Str97 ]
HERA-B und LHC-B erzeugen B-Mesonen durch Hadronenkollisionen. Je nach Schwer-
punktsenergie sind sehr viel h
ohere Wirkunsquerschnitte als b ei der e
+
e
-Paarvernichtung
m
oglich (Abb. 3). Das no ch in der Planung b endliche LHC-B Exp eriment wird voraus-
sichtlich ab 2004 in Betrieb gehen und mit wesentlich gr
oeren Raten als HERA-B erstmalig
Pr
azisionsmessungen erm
oglichen. HERA-B soll ab 1999 die ersten Ergebnisse liefern.
1.3 Das HERA-B Exp eriment
Abbildung 4 zeigt eine
Ub ersicht der Beschleuniger, Sp eicherringe und der Exp erimentierhal-
len am DESY in Hamburg. HERA-B wird zur Zeit in Exp erimentierhalle West am HERA-
Ring aufgebaut, an dem b ereits die Exp erimente H1, ZEUS und HERMES b etrieb en werden.
Im Gegensatz zu H1 und ZEUS kollidieren b ei HERA-B nicht zwei Teilchenstrahlen mitein-
ander. Vielmehr ragen acht Metalldr
ahte als festes Target in den Halo des Protonenstrahls,
also in einen Randb ereich, der f
ur den Sp eicherring ohnehin verlorengeht. Damit wird der
Teilchenu f
ur die
ubrigen Exp erimente nicht b eeintr
achtigt.
In Abbildung 5 ist der Aufbau des Detektors zu sehen. Im Einzelnen enth
alt HERA-B folgende
Komp onenten:
Das Target b esteht aus acht Metalldr
ahten, die im Abstand von einigen Millimetern um
6
1 EINLEITUNG
Abbildung 4:
Beschleuniger, Sp eicherringe und Exp erimentierhallen am DESY. Der HERA-
Ring b esitzt einen Umfang von 6
;
3 km und b endet sich in einem unterirdischen Tunnel. In
diesem Ring werden Protonen mit 820 GeV und Elektronen mit 28 GeV auf gegenl
augen
Bahnen gesp eichert. Die Ringe DESY und PETRA dienen zur Beschleunigung der Teilchen.
den Protonenstrahl herum gespannt sind.
Ein Vertexdetektor aus Siliziumstreifendetektoren (SVD) erm
oglicht die Bestimmung
des genauen Wechselwirkungspunktes und der Sekund
arvertices der B-Mesonen.
Das innere Spurkammersystem (ITR) dient zur Spurrekonstruktion der Sekund
arteil-
chen in einem Winkel zur Strahlachse von 10
:::
40 mrad.
Das
auere Spurkammersystem (OTR) erg
anzt den ITR im Bereich von 40 bis 220 mrad.
Mit einem magnetisches Sp ektrometer aus einem Dip olmagneten und Teilen des Tracking-
systems werden die Impulse der Teilchen gemessen.
Ein
Cerenkov-Licht-Z
ahler (RICH) unterscheidet Protonen, Kaonen und Pionen.
Ein elektromagnetisches Kalorimeter (ECAL) detektiert Elektronen.
Schlielich identiziert ein Myonen-Detektor Myonen-Paare.
Wegen des starken Lorentz-Bo osts b eschr
ankt sich der ganze Detektor auf einen Winkel von
220 mrad um die Strahlachse.
1.4 Inner Tracker
Die Anforderungen an den Inner Tracker sind ho ch. Teilchenraten bis zu 10
4
mm
2
s
1
werden
erwartet. Um Spuren eindeutig rekonstruieren zu k
onnen, ist daher eine hohe Granularit
at
1.4 Inner Tracker
7
The HERA-B Experiment
at DESY
Ring Imaging
Cherenkov Counter
250 mrad
220 mrad
160 mrad
Magnet
Si-Strip
Vertex
Detector
TRD
Calorimeter
Muon Detector
Target
Wires
0 m5101520
Photon
Detector
Planar Mirrors
Top View
Side View
Proton Beam
Electron Beam
Proton Beam
Electron Beam
Spherical Mirrors
Vertex Vessel
Inner/Outer Tracker
C4F10
Beam
Pipe
Abbildung 5:
Schnitt durch den Detektor (ob en: Aufsicht, unten: Seitenansicht)
erforderlich. Auerdem darf die Strahlenb elastung nicht zu einem Ausfall des Inner Trackers
f
uhren. Ein no ch sehr junges Detektorkonzept verspricht diese Anforderungen zu erf
ullen.
Sogenannte Mikrostreifengasz
ahler (MSGC) stellen eine Art vielkanalige Weiterentwicklung
des Prop ortionalz
ahlers dar.
Der Inner Tracker dient sowohl zur Spurrekonstruktion, als auch zur Erzeugung des First-
Level-Triggers. Rund 74.000 MSGC-Kan
ale werden zur Erzeugung von Triggersignalen aus-
gewertet. Eine Detektorlage b esteht aus vier aneinandergrenzenden MSGCs und deckt einen
Radius von sechs bis 25 cm ab (Abb. 8). Jede dieser Lagen mu eine Nachweiswahrscheinlich-
keit von 80% leisten. Insgesamt 192 MSGC
ub erdecken eine Fl
ache von 17 m
2
. Obwohl der
Inner Tracker nur einen kleinen Raumwinkel ab deckt, erwartet man hier b einahe die H
alfte
aller Teilchenspuren. Dies liegt an der nach auen stark abnehmenden Spurdichte.
Wegen groen Schwierigkeiten mit Ho chspannungs
ub erschl
agen (Sparks) in den MSGCs [Bre97]
im Winter 1996/97 schien dieses Detektorkonzept jedo ch nicht einsatzf
ahig zu sein. Eine mo-
dizierte MSGC mit einer gelo chten Elektro denfolie als Gasvorverst
arker (GEM) l
oste die
Probleme mit den
"
Sparks\ und b egeisterte durch stabilen Betrieb in einem Teststrahl.
Die vorliegende Arb eit b ezieht sich stellenweise no ch auf die einfache MSGC ohne Gasvor-
verst
arker. Dies ist jedo ch kein Nachteil, da sich b eide Kammertyp en, aus der Sicht der
Elektronik, nur in der erreichbaren Gasverst
arkung unterscheiden.
8
1 EINLEITUNG
Abbildung 6:
Schr
agansicht des Detektors
1.5 Aufbau und Funktionsprinzip eines Mikrostreifen-Gasz
ahlers
Die MSGC b esteht im wesentlichen aus den folgenden Teilen (Abb. 7):
Der Bo den der Kammer wird aus aus einem 300
m dicken Glaswafer geschnitten.
Dieser Bo den wird mit Gold, Aluminium o der Chrom b eschichtet und anschlieend pho-
tolithographisch strukturiert. Dab ei entstehen streifenf
ormige Ano den und Katho den
Dar
ub er wird die Kammer im Abstand von einigen Millimetern durch einen voll
achig
metallisierten Deckel abgeschlossen, der gleichzeitig als Driftelektro de dient.
Im Falle einer MSGC mit GEM (Gas-Elektronen-Multiplier) [Oed97] wird zwischen
Bo den und Deckel eine p erforierte und b eidseitig metallisierte Kaptonfolie gespannt,
die zur Gasvorverst
arkung dient.
Die Unterseite des Glasb o dens ist eb enfalls metallisch b eschichtet. Diese
"
Backplane\
verringert das
Ub ersprechen zwischen den Ano den und die Einkopplung von St
orsigna-
len der Umgebung auf die Ano den.
Eine schwach leitende Schicht (coating)
ub er o der unter den Ano den und Katho den
dient zur Ableitung statischer Ladungen auf dem Glassubstrat, die die Feldkoniguration
andern und langfristig das Substrat elektro chemisch b esch
adigen w
urden.
1.5 Aufbau und Funktionsprinzip eines Mikrostreifen-Gasz
ahlers
9
300um
D
U
Ausleseverstarker
-
e - Cluster
KKA
K=Kathode
A=Anode
ionisierendes
Teilchen
Glassubstrat
Beschichtung
A
300um
Diamant-
(170um breit)
(10um breit)
3.5mm
3.5mm
84um
GEM
C
U
U
GEM
R
Glasdeckel
100um
mit Gold
bedampft
Ar/DME
Ar/DME
Abbildung 7:
Querschnitt durch eine MSGC mit Gasvorverst
arkung
Zwischen den b eiden Seiten der Gasverst
arkungsfolie (GEM) wird eine Spannung von 300
bis 500 V angelegt. Typische Betriebsspannungen der MSGC mit GEM sind 500 V zwischen
Katho den und Ano den und 6 kV zwischen Driftelektro de und Ano den. Die Backplane liegt
auf Ano denp otential. Bei der MSGC ohne GEM mu die gesamte Gasverst
arkung im Feld
zwischen Katho de und Ano de stattnden.
Durchquert ein ionisierendes Teilchen den Gasraum einer MSGC kommt es in folgenden
Schritten zur Entstehung eines Signals:
Ein durch die Kammer iegendes Teilchen erzeugt auf seiner Bahn im Gasgemisch Ionen-
Elektronen-Paare. Bei dieser
prim
aren Ionisation
entstehen im allgemeinen mehrere
Grupp en (cluster) ionisierter Teilchen, die wiederum aus mehreren Ionen-Elektronen-
Paaren b estehen.
Zwischen Deckel und Bo den der Kammer liegt eine Spannung an, wo durch ein Driftfeld
von etwa 10
kV
mm
auf die getrennten Ionen und Elektronen wirkt. Dadurch wird eine
Rekombination verhindert, die Ionen wandern zum Deckel und die Elektronen driften
in Richtung der Katho den und Ano den.
Bei einer MSGC mit einer Gasvorverst
arkungsfolie (GEM) m
ussen Elektronen aus dem
ob eren Gasraum die Folie durchqueren. Durch die an die GEM angelegte Spannung wird
das Driftfeld deformiert, so da die Feldlinien stark eingeschn
urt durch die L
ocher der
Folie verlaufen. Die Elektronen werden durch das Feld in den L
ochern so stark b eschleu-
nigt, da sie selbst ionisierend wirken und eine Lawine ionisierter Teilchen erzeugen. Je
nach Einstellung der Kammerparameter wird jedes Prim
arelektron im Mittel durch 20
weitere Elektronen verst
arkt Nach dem Austritt aus der Folie driften die Elektronen
weiter zum Bo den der Kammer.
Auch zwischen den eng neb eneinanderliegenden Ano den und Katho den wird eine Span-
nung angelegt. Auch hier ist das elektrische Feld so stark, da es zur Gasverst
arkung
10
1 EINLEITUNG
kommt.
Nicht alle Sekund
arelektronen treten sofort in die Ano de ein. Vielmehr verz
ogert sich
ein Teil durch die attraktive Wirkung der p ositiven Ionen.
Abschnitt 2.1 b esch
aftigt sich mit der Simulation dieses Vorgangs.
1.6 Anbindung der Ausleseelektronik an die MSGC
Strahlachse
5o
erste Lage
zweite (Stereo-) Lage
Helix-Chips (an jeder MSGC)
MSGCs
Richtung der
Anodenstreifen
y (vertikal)
z
(Strahlachse)
x (horizonal)
Abbildung 8:
Montage einer Dopp ellage mit Stereowinkel. Die Ausleseelektronik wird direkt
an die Kammern montiert.
Abbildung 8 zeigt, wie eine Dopp ellage aus acht MSGCs um das Strahlrohr montiert wird.
Die Ano denstreifen laufen l
angs der
y
-Achse und ergeb en dadurch eine Ortsau
osung von
300
m in
x
-Richtung. Durch die Verdrehung einer Lage um 5
wird durch Auswertung einer
Dopp ellage die Bestimmung der
y
-Ko ordinate einer Teilchenspur bis auf etwa 1 mm m
oglich.
Zur Auslese der MSGCs wurde am
"
ASIC Lab or Heidelb erg\
1
ein anwendungssp ezischer
integrierter Schaltkreis entwickelt (ASIC: application sp ecic integrated circuit). Der soge-
nannte
"
Helix128S-2\ stellt die aktuelle Version dieses Mikro chips dar. Die Verbindung der
MSGCs mit den ASICs kann nicht auf konventionelle Weise erfolgen. Jede MSGC b esitzt 768
Anoden mit einem Anschlupitch von 300
m. Diese m
ussen an die Eing
ange von sechs Helix-
Chips mit je 128 Eing
angen und einem Pitch von 41
;
4
m angeschlossen werden. Realisiert
wurden diese Verbindungen durch ein Folienkab el aus Kapton mit Kupferleiterbahnen und ein
aus Keramik hergestelltes Fan-In, das gemeinsam mit den Helix-Chips auf eine Platine geklebt
wird. Das Kaptonkab el verringert den Pitch von 270
m auf 200
m. Mit einem sp eziellen
1
Das Asic-Lab or Heidelb erg wurde 1994 als gemeinsame Einrichtung des Instituts f
ur Ho chenergiephysik,
des Max-Planck Instituts f
ur Kernphysik und des Physikalischen Instituts gegr
undet. Zielsetzung des ASIC-
Lab ors sind die Entwicklung und der Test von ASICs und FPGAs (eld programmable gate arrays).
1.6 Anbindung der Ausleseelektronik an die MSGC
11
Klebsto, der kleine Metallkugeln enth
alt, wird das Kab el als Br
ucke zwischen MSGC und
Fan-In geklebt (
"
Z
-Bonding\ ), womit gleichzeitig die elektrischen Verbindungen hergestellt
werden. Zus
atzlich enth
alt der Keramik-Adapter je einen Widerstand pro Kanal, der zum
Ho chspannungsschutz des Auslesechips b eitr
agt. Bei der Beschichtung der Keramiken und
Strukturierung der gew
unschten Leiterbahnen und Bond
achen kommen Dick- o der D
unn-
lmtechnologien in Frage. Kapitel 3 enth
alt auer einem
Ub erblick
ub er b eide Techniken
jeweils die Ergebnisse von Messungen der elektrischen Belastbarkeit.
Die elektrische Verbindung zwischen Keramik-Adapter und Helix-Chips wird durch
"
Wire-
Bonden\ hergestellt. Darunter versteht man die Verbindung mit einem feinen Gold- o der
Aluminiumdraht von etwa 25
m Durchmesser, der nicht angel
otet, sondern mit einem sp e-
ziellen Werkzeug auf das Pad gedr
uckt und mit einem Ultraschallimpuls erhitzt wird.
Die durch ein ionisierendes Teilchen in der MSGC verursachte Ladung iet von der Ano de
der MSGC zum Vorverst
arker des Helix-Chips. Der Vorverst
arker und der nachfolgende
Impulsformer erzeugen einen Spannungsimpuls, dessen Amplitude linear zur eingekopp elten
Ladung abh
angt. Dieses Signal wird gleich zweifach verwendet:
Der analoge Pfad dient zur Auswertung der Signalh
ohe. Er enth
alt eine Sp eicherkette
(Pip eline), mit der die Spannungsp egel bis zu einer eventuellen Auslese zwischengesp ei-
chert werden.
Der Triggerpfad vergleicht das Signal mit einer Triggerschwelle und erzeugt aus jeweils
vier b enachbarten Kan
alen ein digitales Triggersignal.
Der Vergleich des Signals mit einer Referenzspannung im Triggerpfad geschieht durch einen
Komparator, der in Kapitel 4 b eschrieb en wird. Ein Testchip erm
oglicht Messungen zur
Charakterisierung dieses Komparators. Entwurf und Layout dieses Testchips und einer zu-
geh
origen Platine werden in Kapitel 5 dargestellt.
Der Komparator wurde schlielich in den Helix128S-2 integriert. Kapitel 6 fat die Funktionen
des Helix128S-2 zusammen, soweit sie den Triggerpfad b etreen. Auerdem wird der Prototyp
einer Leiterplatte f
ur den Betrieb der Auslesechips mit der MSGC am HERA-B Exp eriment
b eschrieb en.
12
2 SIMULATION DER MSGC-SIGNALE
2 Simulation der MSGC-Signale
Um die Ausleseelektronik f
ur einen Detektor optimieren zu k
onnen, mu man verstehen, wie
Signale im Detektor entstehen und auf dem Weg zur Elektronik ver
andert werden.
Im Laufe der Entwicklung der MSGC f
ur HERA-B wurde versucht, mit Hilfe von Ano den
und Katho den aus Chrom o der Rho dium statt Gold robuste MSGCs herzustellen, die nicht
durch Sparks zerst
ort werden. Rho dium und erst recht Chrom b esitzen ab er einen wesent-
lich h
oheren elektrischen Widerstand. Das f
uhrt im Zusammenhang mit den unvermeidbaren
Kapazit
aten von Ano de und Katho de zu einer drastischen Verschlechterung der Signalfort-
panzung. Daher sollte im Rahmen dieser Arb eit untersucht werden, ob eine MSGC aus
Chrom o der Rho dium mit der n
otigen Ezienz ausgelesen werden kann.
2.1 Monte Carlo Simulation der Signalentstehung
Mit einer Monte-Carlo-Simulation soll der in Kapitel 1.5 b eschrieb ene Vorgang der Signalent-
stehung in der MSGC nachvollzogen werden. Mit dieser Metho de k
onnen zuf
allige, statistische
verteilte Ereignisse gem
a den angenommenen Wahrscheinlichkeitsverteilungen nachvollzogen
werden. Diese Simulation wurde im Novemb er 1996 erstellt und b eschreibt daher no ch eine
MSGC ohne GEM.
Zun
achst wird f
ur die prim
are Ionisation b estimmt, wieviele Cluster enstehen, wo die Cluster
entstehen und wieviele Elektronen die einzelnen Cluster enthalten [Sch96 ]:
Die Anzahl der Cluster ist Poisson-verteilt:
P
k
=
n
k
C
k
!
e
n
C
!
n
C
n
C
= 13
;
8 ist ein empirischer Mittelwert f
ur den Betrieb mit dem Gasgemisch Ar-
gon/DME im Verh
altnis 1:1, b ei einer H
ohe des Gasraumes von
h
= 3
;
3 mm und einer
zum Deckel und Bo den senkrechten Bahn des Teilchens.
Die Orte der einzelnen Cluster sind
ub er die Flugbahn des Teilchens gleichverteilt. Da
das Teilchen senkrecht durch die Kammer laufen soll, sind
x
=
y
= 0. Die
z
-Ko ordinate
kann alle Werte zwischen 0 und
h
annehmen. Die Wahrscheinlichkeitsdichte
p
der
Gleichverteilung ist konstant:
p
z
=
1
h
!
z
Jeder Cluster b esteht aus unterschiedlich vielen Elektronen. Hierf
ur wird eine empiri-
sche Verteilung (
"
Fischle\ -Verteilung) herangezogen (siehe Anhang A.1).
Nun wird die Drift der einzelnen Cluster bis zur Ano de mo delliert.
Jeder Cluster b en
otigt f
ur seinen Weg bis zur Ano de die Driftzeit
t
A
=
z
v
. Die Drift-
geschwindigkeit zur Ano de kann als konstant angenommen werden:
v
= 57
m
ns
. Der
2.1 Monte Carlo Simulation der Signalentstehung
13
Cluster hat allerdings eine Ausdehnung, die im Laufe des Driftens wegen der elektri-
schen Abstoung und St
oen mit dem Gas zunimmt. Es wird angenomen, da die
Ankunftszeit der einzelnen Elektronen eines Clusters gauverteilt ist:
p
(
t
A
) =
1
p
2
t
A
exp
1
2
(
t
t
A
)
2
2
t
A
!
An dieser Stelle wird ab er keine Zufallsvariable aus der Verteilung b estimmt, sondern die
Ankunftsdichte
(
t
t
A
)
n
C
(ohne Diusion) der einzelnen Cluster mit der Gaukurve
gefaltet. Das Simulationsprogramm baut eine Tab elle endlich groer Zeitabschnitte auf
und sp eichert darin die Anzahl der im jeweiligen Zeitabschnitt angekommenen Elektro-
nen.
t
A
p
z
mm
0
;
7 ns ist ein empirisch b estimmter Parameter. Eine transversale
Diusion, die zur Verteilung eines Clusters auf mehrere Ano denstreifen f
uhren kann,
soll nicht b er
ucksichtigt werden.
Nicht alle Sekund
arelektronen treten sofort in die Ano de ein. Vielmehr verz
ogert sich
ein Teil durch die attraktive Wirkung der p ositiven Ionen. Es wird angenommen, da
die H
alfte der Elektronen sofort freigegeb en wird, die andere H
alfte ab er erst nach einer
Zeit, die durch eine weitere empirische Verteilung b estimmt wird (siehe Anhang A.2).
I
A
0
1e-07
2e-07
3e-07
4e-07
5e-07
0 10 20 30 40 50 60 70 80 90 100
t
ns
I
A
0
1e-07
2e-07
3e-07
4e-07
5e-07
0 10 20 30 40 50 60 70 80 90 100
t
ns
I
A
0
1e-07
2e-07
3e-07
4e-07
5e-07
0 10 20 30 40 50 60 70 80 90 100
t
ns
I
A
0
1e-07
2e-07
3e-07
4e-07
5e-07
0 10 20 30 40 50 60 70 80 90 100
t
ns
Abbildung 9:
Vier Beispiele eines simulierten MSGC-Signals, die durch mehrmaligen Ablauf
desselb en Programms entstanden sind.
L
at man die Simulation sehr oft ablaufen und f
uhrt dab ei ein Histogramm
ub er die Ge-
samtladung der Ereignisse, erh
alt man eine Verteilung, die der Landau-Verteilung [Leo87]
nahekommt:
14
2 SIMULATION DER MSGC-SIGNALE
n
0
100
200
300
400
500
600
0 50000 100000 150000 200000 250000
Q
e
Abbildung 10:
Verteilung der Gesamtladung b ei 10
5
Ereignissen.
Anhand dieses Plots (Abb. 10) l
at sich gut erkl
aren, was b ei Spannungs- o der Ladungsan-
gab en in Zusammenhang mit einem
"
MIP\ (minimal ionisierendes Teilchen) gemeint ist. Bei
der hier simulierten Kammer ist die wahrscheinlichste Ladung, die durch ein MIP verursacht
wird 4
;
0
10
4
e
. Der Erwartungswert ist 5
;
3
10
4
e
. Das gleiche Teilchen k
onnte auch ein nicht
mebar kleines Signal erzeugen o der eine Ladung von mehreren 10
5
e
.
2.2 Netzwerksimulation der Signalfortpanzung
Nachdem die Elektronen aus dem Gasraum in die Ano de eingetreten sind, verteilt sich die La-
dung
ub er die Ano de und iet letztendlich
ub er den Eingang des angeschlossenen Verst
arkers
ab. Ano de und Katho de hab en einen nur geringen Querschnitt und damit einen nennenswer-
ten ohmschen Widerstand. Auerdem kommt es zwischen Ano de, Katho de und Backplane
zur gegenseitigen kapazitiven Kopplung.
In den b eiden folgenden Tab elle sind die Kapazit
aten zwischen Ano de, Katho de und Back-
plane und die Widerst
ande einer Ano de aus Gold, Rho dium und Chrom f
ur die Geometrie
nach Abbildung 7 jeweils pro L
ange der Streifen angegeb en [Sch96 ]:
C
AK
C
AB
C
KB
20
;
3
pF
m
11
:
0
pF
m
31
;
2
pF
m
R
Au
R
Rh
R
Cr
20
k
m
60
k
m
1500
k
m
Zu b eachten ist, da jede Ano de zwei Katho den als Nachbarn b esitzt.
C
AK
tritt also gleich
zweimal pro Ano de auf. Die ohmschen Widerst
ande h
angen nicht nur vom verwendeten
Material und Querschnitt der Streifen sondern auch von der Herstellungsmetho de ab.
2.2 Netzwerksimulation der Signalfortpanzung
15
Abbildung 11:
R-C-Netzwerk als elektrisches Mo dell einer MSGC
Um das System aus kontinuierlichen Widerst
anden und Kapazit
aten simulieren zu k
onnen,
wird ein diskretisiertes Mo dell verwendet (Abb. 11). Eine Ano de und eine b enachbarte Ka-
tho de werden in Reihenschaltungen aus jeweils 9 Widerst
anden zerlegt. Die Summe der
Widerst
ande ergibt den Ano den- bzw. Katho denwiderstand b ei gegeb ener L
ange. Die Ka-
pazit
at zwischen Ano de und Katho de wird entsprechend in 10 Kondensatoren zerlegt, die
die Ano den- und Katho denketten verkn
upfen. Schlielich stehen jeweils 10 Kondensatoren
f
ur die Kapazit
at von Ano de und Katho de mit der Backplane. Die Backplane ist f
ur die
Simulation als Nullp otential (
"
gnd\ ) deniert.
Das Eintreten von Elektronen in die Ano de wird durch eine Stromquelle zwischen Ano de
und Katho de simuliert. Interessante Signale, die damit eingekopp elt werden k
onnen, sind
-
und Rechteck-Impulse o der Signale, die durch Simulation der Signalentstehung in der MSGC
erzeugt wurden. Entsprechend der Ano denunterteilung in neun Widerst
ande kann das Signal
an zehn verschiedenen Stellen eingesp eist werden (Im Netzwerk Abb. 11 sind f
unf davon als
Anschl
usse a0/k0 bis a4/k4 vorgesehen).
Eine Seite der Ano de ist mit dem Eingang des Vorverst
arkers verbunden. Als einfacher Ersatz
f
ur die Belastung durch den Verst
arker k
onnen auch ein Kondensator und ein Widerstand
gegen Masse verwendet werden.
Das Ergebnis einer Simulation, b ei der ein
-Impuls in das RC-Netzwerk eingesp eist wurde
zeigt Abbildung 12. Die Driftzeit der Prim
arcluster (voriges Kapitel) und die Verbreiterung
der Signale auf dem Weg durch die Ano denstreifen b estimmen die n
otige Integrationszeit des
Ausleseverst
arkers.
16
2 SIMULATION DER MSGC-SIGNALE
I
A
I
A
a2 a3 a4
k2 k3 k4
t
s
t
s
t
s
Abbildung 12:
Simulation der Signalfortpanzung im RC-Netzwerk: Antwort des in Abbil-
dung 11 gezeigten Netzwerkes auf einen
-f
ormigen Stromimpuls, der zwischen den Netzwerk-
knoten a2 und k2 eingesp eist wurde. Die Ano den- und Katho denwiderst
ande entsprechen
einer Gold-b eschichteten MSGC. In den Plots a2 bis a4 sieht man die Verz
ogerung und Ver-
breiterung des Signals auf dem Ano denstreifen b ei Verringerung der Amplitude (Skala der
y
-Achse
andert sich). Die unteren drei Plots zeigen, wie sich das Signal auf der Katho de
ausbreitet.
17
3 Ho chspannungstests mit Keramik-Adaptern
Die Ano den der MSGC werden
ub er ein exibles Folienkab el mit der Helix-Leiterplatte (Kap.
6.2) verbunden. Das Folienkab el hat MSGC-seitig ein Rasterma (pitch) von 270
m. Der
geringe Pitch der Helix-Eingangskan
ale von 41
;
4
m kann mit einem Folienkab el nicht kon-
taktiert werden. Auch auf einer Leiterplatte sind Strukturen mit einem Pitch kleiner als
100
m nicht realisierbar.
Als Adapter zwischen Folienkab el und Chip fungiert daher ein Keramik-Pl
attchen. Der
MSGC-Pitch wird auf dem Folienkab el schon auf 200
m reduziert, um den Adapter klein
zu halten. Das verb essert die Ausb eute und verringert die Kosten b ei der Herstellung.
Als Schutz vor Ho chspannungs
ub erschl
agen in der MSGC wurden Prototyp en des Helix mit
Schutzdio den und -widerst
anden ausgestattet. Tests hab en gezeigt, da diese Schutzstruk-
turen alleine nicht ausreichend sind [Bec96 ]. Die auf dem Chip integrierten Widerst
ande
halten der Belastung eines HV-
Ub erschlags nicht stand. Der Schutzwiderstand soll daher
extern angebracht werden. Aufgrund der genannten Platzprobleme, die schon b ei der einfa-
chen elektrischen Verbindung enstehen, werden die Widerst
ande auf dem Keramik-Adapter
integriert.
Erste Prototyp en des Adapters wurden an der Universit
at-GH-Siegen in Dicklmtechnik her-
gestellt. Sp
ater wurde wegen Schwierigkeiten b ei Herstellung und Verarb eitung die Pro duk-
tion der Keramik-Adapter in D
unnschichttechnologie an einen kommerziellen Hersteller verge-
b en. Meine Aufgab e war es, die Belastbarkeit der Dick- und D
unnlmwiderst
ande zu messen,
die Ho chspannungsfestigkeit des Helix-Chips in Verbindung mit den Keramik-Adaptern zu
ub erpr
ufen und aufgrund dieser Erkenntnisse eine geeignete Dimensionierung der Widerst
ande
zu b estimmen.
3.1 Adapter in Dicklmtechnik
Bei der Dicklmtechnologie werden Leiterbahnstrukturen im Sieb druckverfahren auf Kera-
mikplatten aus Al
2
O
3
aufgedruckt [Geb97]. Die Leiterbahnpasten b estehen
ublicherweise aus
einem Gemisch von Silb er-Palladium- und Glaspartikeln, die in ein z
ah
ussiges L
osungsmittel
eingeb ettet werden. Die aufgedruckten Leiterbahnen werden in einem Ofen b ei einer Tem-
p eratur von 850
C eingebrannt. Dadurch verschmelzen die Partikel miteinander und bilden
eine leitf
ahige Struktur aus. Die schmelzenden Glaspartikel sorgen f
ur eine gute Haftung auf
dem Keramiktr
agermaterial.
Danach kann die Schaltung weiter aufgebaut werden, z.B. durch Aufdrucken einer Isolations-
eb ene und einer weiteren Leiterbahneb ene, die mittels Durchkontaktierungsfenster mit der
darunter liegenden Leiterbahneb ene verbunden ist. Es k
onnen mehrere Leiterbahneb enen mit
zwischenliegenden Isolationsschichten
ub ereinander gedruckt werden. Die Isolationspasten b e-
stehen meist nur aus Glas-Partikeln im pastenf
ormigen L
osungsmittel. Auch die b en
otigten
Widerst
ande werden im Sieb druckverfahren aufgedruckt. Wichtig ist, da jede der aufge-
druckten Schichten f
ur sich eingebrannt werden mu. Auf diese Weise k
onnen Schaltungen,
wie b ei der Leiterplattenherstellung, in mehreren Lagen realisiert werden. Wenn alle Schich-
ten aufgedruckt und eingebrannt sind, werden die Widerst
ande mit Hilfe eines Lasers auf
18
3 HOCHSPANNUNGSTESTS MIT KERAMIK-ADAPTERN
Abbildung 13:
Keramikadapter in Dicklmtechnik mit Helix128S-2 (vorne rechts).
die gew
unschten Werte getrimmt, was eine sehr hohe Genauigkeit erm
oglicht. Mit der Dick-
lmtechnologie sind Leiterbahnbreiten und Zwischenr
aume bis minimal 100
m entsprechend
200
m Rasterabstand m
oglich. Kleinere Strukturen k
onnen durch die Nachb earb eitung mit
einem Laser erreicht werden.
Die Prototyp en der Universit
at-GH-Siegen b esitzen einen Pitch von 270
m auf der MSGC-
und 41
:
4
m auf der Helix-Seite. Jeder der 128 Kan
ale b esitzt einen integrierten Widerstand.
Die Widerst
ande des untersuchten Prototyp en hatten Werte von 1
;
0 k bis 1
;
4 k b ei einem
konstanten Gradienten vom ersten bis zum letzten Kanal. Die Ob er
ache der Leiterbahnen
war f
ur das Bonden nur eingeschr
ankt geeignet. Das lag zum einen an den Eigenschaften der
Silb er-Palladium-Legierung, zum anderen an R
uckst
anden durch die Laser-Strukturierung
und an Graten an den Leiterbahnkanten, die eb enfalls durch die Laser-Bearb eitung entstanden
sind. Diese Grate hindern das Bondwerkzeug am
achigen Kontakt mit der Leiterbahn.
128 x 1k
HV
0 .. 3.5kV
C
prototype
fanout
Abbildung 14:
Belastung der Filmwiderst
ande durch Entladung eines Kondensators
Zun
achst wurden die Keramik-Adapter alleine einem Belastungstest unterzogen:
Die Maximale Dauerleistung der Widerst
ande ist 6
;
7W. Bei der Messung wurden Strom
3.2 Untersuchung von Schutzstrukturen an den Verst
arkereing
angen
19
und Spannung durch einen Kanal bis zur Zerst
orung gemessen. Die Nachbarwiderst
ande
wurden dab ei nicht gleichzeitig b elastet.
Ab 3
;
0 kV treten
Ub erschl
age zwischen den Kan
alen auf.
Die kurzfristige Belastbarkeit durch Spannungsspitzen (
Ub erschl
age in der MSGC) wur-
den durch Entladung eines Kondensators
ub er einen Schalter und den Keramik-Adapter
getestet (Abb. 14). Als Schalter wurde ein ho chspannungsfester Taster verwendet. In
Verbindung mit einem Kab el von etwa 20 cm zwischen Taster und Pr
uing, konnten
damit Ho chspannungspulse mit einer Anstiegszeit von etwa 50
V
ns
erzeugt werden. Bei
C
= 10 nF halten die Widerst
ande bis 1
;
05 kV . Bei einem realistischen
C
= 100 pF wur-
den die Widerst
ande b ei 3
;
5 kV no ch nicht b esch
adigt. Die Ho chspannung der MSGC
liegt b ei 1
;
0 kV o der weniger.
Die Dicklmwiderst
ande sind also hinreichend robust.
3.2 Untersuchung von Schutzstrukturen an den Verst
arkereing
angen
C-2V
+2V
Helix-ESD
fanout
to osc.
HV
0 .. 3.5kV
Abbildung 15:
Die Schutzwiderst
ande des Keramik-Adapter sollen gerade so gro sein, da sie zusammen
mit den Schutzdio den auf dem Chip einen ausreichenden Schutz gegen Ho chspannungspulse
gew
ahrleisten. Zu groe Widerst
ande erh
ohen das Rauschen und die Signalverz
ogerung
unn
otig. F
ur diese Messungen wurden die Testchips
"
Helix-ESD\ verwendet. Dieser Chip
enth
alt acht ladungsempndliche Vorverst
arker mit unterschiedlichen Schutzstrukturen an
den Eing
angen.
Zur Messung wurde ein Kondensator auf 1 kV aufgeladen und
ub er den Keramik-Adapter
und die Schutzdio den des Helix-ESD entladen (Abb. 15). Der Keramik-Adapter wurde durch
SMD-Widerst
ande ersetzt, um b eliebige Werte testen zu k
onnen. Es wurde b ereits erw
ahnt,
da die integrierten Schutzwiderst
ande den Ho chspannungsentladungen nicht standhalten.
Bei den Test wurden daher Kan
ale ohne diese Widerst
ande verwendet
2
. Zum Schutz des Chips
w
ahrend der Entladungen waren Widerst
ande von 450 o der gr
oer notwendig. Bei kleineren
Werten wurde der jeweilige Kanal o der schlimmstenfalls der gesamte Chip zerst
ort. Aufgrund
dieser Messungen wurden b ei den folgenden D
unnlmkeramik-Adaptern die Widerst
ande auf
600 festgelegt.
2
Bei zwei Kan
alen des Helix-ESD ist es m
oglich, diese Widerst
ande mit einem Bonddraht zu
ub erbr
ucken.
20
3 HOCHSPANNUNGSTESTS MIT KERAMIK-ADAPTERN
3.3 Adapter in D
unnlmtechnik
Abbildung 16:
Keramikadapter in D
unnlmtechnik mit Helix128S-2 (rechts).
Die Prototyp en eines Keramik-Adapters in D
unnlmtechnologie wurden von einer Firma
3
hergestellt, die sich auf die Pro duktion von Mikro-Sensoren sp ezialisiert hat.
Das Keramik-Substrat (
"
Rubalit 710\ ) b esteht zu 99
;
96% aus Al
2
O
3
[End97]. Die Wi-
derst
ande (einer pro Kanal) werden aus NiCr hergestellt. Diese Legierung wird aus einem
NiCr-Target
"
gesputtert\ . Man erreicht damit b ei 1
m Schichtdicke einen Fl
achenwider-
stand
4
von 0
;
16
. Die Leiterbahnen entstehen durch Strukturierung einer eb enfalls aufge-
sputterten Aluminiumb eschichtung. Ein fotostrukturierbarer L
otstopplack (
"
LSF60\ ) dient
schlielich als Schutz gegen Korrosion und mechanische Besch
adigung.
Die genannten Materialien wurden mit dem Ziel einer einfachen technologischen Beherrsch-
barkeit und Kompatibilit
at zu Folgeprozessen (Bonden,
Z
-Bonden) gew
ahlt. Die einzelnen
Schichten (Widerst
ande, Leiterbahnen und L
otstopplack) werden dab ei jeweils in den Schrit-
ten Beschichtung, Belichtung, Entwicklung und
Atzen hergestellt. Ungew
ohnlich f
ur diesen
Proze waren die groen Abmessungen des Adapters (26 mm
22 mm). Da ein Defekt ein
ganzes Bauteil unbrauchbar machen kann, h
angt die Ausb eute von der Gesamt
ache eines
Bauteils ab. Um Fehler fr
uhzeitig erkennen und eventuell korrigieren zu k
onnen, wurde jeder
Bearb eitungsschritt unter dem Mikroskop optisch kontrolliert.
Da erst wenige Tage vor Abgab e dieser Arb eit zwei Musterexemplare der Keramik-Adapter in
D
unnlmtechnik zur Verf
ugung standen (Abb. 16), konnten nur no ch vorl
auge Messungen
3
HL-Planar Technik GmbH, Dortmund
4
Der Widerstand einer Leiterbahn h
angt vom Material, dem Querschnitt und der L
ange der Bahn ab. Der
Querschnitt
A
ist das Pro dukt aus der Breite
b
und der vorgegebenen Schichtdicke. Also ist
R
l
A
l
b
. Das
b edeutet, da der Fl
achenwiderstand
R
eines quadratisches Teilst
ucks (
l
=
b
) einer Leiterbahn nicht von der
Kantenl
ange abh
angt und daher in
angegeb en werden kann.
3.3 Adapter in D
unnlmtechnik
21
durchgef
uhrt werden. Bei den untersuchten Mustern handelt es sich um erste Exemplare, b ei
denen Bondpads zu klein gefertigt worden sind. Auerdem
ub erdeckt ein L
otstopplack nicht
nur Marker zur optischen Kontrolle der Ausrichtung b ei der Best
uckung, sondern grenzt auch
zu nahe an die Anschlu
achen. Dadurch liegt die Bond
ache in einer Vertiefung, so da der
Bondvorgang b ehindert wird. Diese Exemplare konnten aus diesen Gr
unden zur Best
uckung
der Helix-Leiterplatten nicht verwendet werden.
Die Messung der Widerst
ande ergab Werte von (601
1) ). Bei der Belastung durch einen
Gleichstrom verf
arbt sich ab 9
;
5 W der L
otstopplack
ub er dem Widerstand. Bei h
oheren
Belastungen b eginnt der L
otstopplack zu schmelzen und der Widerstand liegt blank. Bei
etwa 20 W b eginnt der Widerstand zu gl
uhen und brennt schlielich durch.
Bei der durchgef
uhrten Gleichstrommessung kann der Widerstand
ub er das Keramik-Substrat
sehr gut W
arme an die Umgebung abf
uhren. Unklar ist der Einu von Langzeiteekten auf
die Widerst
ande, denn b ei hohen Stromdichten kann es zur Elektronen-Migration kommen,
das heit die leitende Schicht wird allm
ahlich abgetragen. Das Verhalten b ei wiederholten
kurzen Ho chspannungsimpulsen
ub er lange Zeit entsprechend den
Ub erschl
agen in MSGCs
bleibt daher no ch zu untersuchen.
22
4 DIFFERENTIELLER KOMPARATOR
4 Dierentieller Komparator
Die vorverst
arkten Signale der MSGC sollen zur Erzeugung eines Triggersignals mit einer
einstellbaren Referenzspannung verglichen werden. Diese Aufgab e
ub ernimmt der im Rah-
men dieser Arb eit entwickelte Komparator, der in der aktuellen Version des Auslesechips
Helix128S-2 verwendet wird. Auf die Integration der Komparatoren in den Helix128S-2 wird
sp
ater in Kapitel 6 eingegangen. F
ur den Einsatz im Triggerpfad 1.6 des Helix-Chips werden
an die Komparatoren die folgenden Anforderungen gestellt:
Das Signal eines minimal ionisierenden Teilchens (MIP, s.S. 14) soll mit ausreichender
Ezienz erkannt werden. D.h.:
{
Die Au
osung soll so gut sein wie m
oglich.
{
Die Osetvariation verschiedener Komparatoren soll kleiner sein als 10mV.
entsprechend der Pulsform des Vorverst
arkers mu der Komparator Anstiegsgeschwin-
digkeiten von wenigstens 1
mV
ns
verarb eiten k
onnen.
Osetschwankungen des Vorverst
arkers m
ussen komp ensiert werden.
Weitere Randb edingungen sind m
oglichst geringer Fl
achenb edarf und die Vermeidung von
St
orungen, die in den Analogteil des Chips dringen k
onnten.
4.1 Dierenzverst
arker
4.1.1 Funktionsweise
Die Schaltungen eines Mikro chips sind aus Widerst
anden, Kondensatoren und vor allem Tran-
sistoren aufgebaut. Als Transistoren werden Feldeekttransistoren (FET) verwendet (Abb.
17, 18 und 19). Die Steuerelektro de des FET ist das Gate (G). Mit der Steuerspannung
U
GS
l
at sich der Widerstand zwischen Drain (D) und Source (S) steuern. Der vierte An-
schlu eines FET ist das Substrat (B, wie
"
bulk\ ). Wenn in Schaltbildern das Substrat eines
Transistors nicht eingezeichnet ist, so ist es b ei n-Kanal-FETs mit der negativen und b ei
p-Kanal-FETs mit der p ositiven Betriebsspannung verbunden.
Genaugenommen handelt es sich um Sp errschicht-CMOS-FETs (enhancement channel typ e
metal oxyd silizium - eld eect transistors). Diese Variante des Feldeekttransistors ist
selbstsp errend, das heit b ei
U
GS
= 0 iet kein Strom zwischen Drain und Source. Der Strom
von Drain nach Source wird im folgenden
I
D
genannt. Als Einf
uhrung in die Eigenschaften
von Feldeektransistoren und andere Grundlagen der Elektronik sei das Buch
"
Halbleiter-
Schaltungstechnik\ [TS93] empfohlen.
Abbildung 21 zeigt die Schaltung des Dierenzverst
arkers, der als Komparator verwendet
werden soll. Die Versorgungsspannungen sind
V
ss
=
2V und
V
dd
= +2V. Transistor T
5
arb eitet als Konstantstromquelle. Dadurch bleibt die Summe der Str
ome durch T
1
und T
2
konstant. Im Ruhezustand sind die b eiden Eingangspannungen
U
und
U
gleich gro. Dann
teilt sich aus Symmetriegr
unden der Konstantstrom auf die b eiden Zweige auf:
I
D
1
=
I
D
2
=
I
D
3
=
I
D
4
=
1
2
I
D
5
4.1 Dierenzverst
arker
23
Abbildung 17:
Struktur eines n-Kanal-Sp errschicht-Feldeekttransistors [SS91]
GS
DS
G
D
S
U
U
Abbildung 18:
n-Kanal MOSFET
D
S
U
DS
GS G
U
Abbildung 19:
p-Kanal MOSFET
Abbildung 20:
Ausgangskennlinienfeld eines n-Kanal-Sp errschicht-Feldeekttransistors
[AH87 ]
24
4 DIFFERENTIELLER KOMPARATOR
Abbildung 21:
Zweistuger Dierenzverst
arker
An Transistor T
3
sind Drain und Gate miteinander verbunden. Ein solcher
"
selbsteuernder\
Transistor verh
alt sich im Bereich der S
attigung wegen
R
DS
=
U
DS
I
D
und
U
GS
I
D
wie ein
ohmscher Widerstand.
Die Spannungen
U
A
=
V
dd
U
DS
3
=
V
dd
U
DS
4
=
U
B
bleib en konstant, solange der Strom
durch jeden der b eiden Zweige konstant bleibt. Daran
andert sich auch nichts, wenn sich
b eide Eingangsspannungen um den gleichen Wert ver
andern (Gleichtaktaussteuerung). Wird
dagegen z.B.
U
> U
, dann
andert sich die Stromaufteilung im Dierenzverst
arker.
I
D
2
nimmt zu und
I
D
1
nimmt ab, wob ei die Summe nach wie vor
I
D
5
bleibt. Also ist
I
D
1
=
I
D
2
Damit sinkt
I
D
3
U
A
=
U
GS
3
=
U
GS
4
. F
ur Transistor T
4
gilt
R
DS
4
U
DS
3
I
D
4
. Wenn
U
GS
4
sinkt, vergr
oert sich
R
DS
4
und
U
B
=
V
dd
U
DS
4
sinkt.
Der Dierenzstufe folgt ein einfacher Inverter. T
7
ist eine weitere Konstantstromquelle. Sinkt
U
B
, verringert sich der Widerstand des p-Kanal-FET T
6
, was zur Erh
ohung der Ausgangs-
spannung
U
out
f
uhrt.
4.1.2 Schaltungsentwurf
Nachdem der Schaltplan festgelegt ist, b esteht das Hauptproblem darin, eine gute Dimensio-
nierung der Bauteile zu nden. Beim Design eines CMOS-Transistors hat man zwei Freiheits-
grade: L
ange und Weite (Abb. 17).
4.1 Dierenzverst
arker
25
Sie geb en dem Transistor seine wesentlichen Eigenschaften [RG86 ]:
i
D
W
L
U
GS
und damit
g
m
=
@ i
D
@ U
GS
W
L
Folgende Kriterien sind f
ur das Design relevant:
Der Dierenzverst
arker soll eine m
oglichst groe Verst
arkung erreichen.
Die dierentielle Stufe soll m
oglichst symmetrisch sein, also
W
1
=
W
2
; W
3
=
W
4
und
L
1
=
L
2
; L
3
=
L
4
Gleiche L
angen f
ur alle Transistoren sorgen daf
ur, da korrelierte Fehler in dieser Di-
mension die Balance nicht st
oren. Also:
L
1
=
L
2
=
L
3
=
L
4
.
Um unkorrelierte Fehler (s. Abb. unten) kleinzuhalten, sollten
W
i
und
L
i
m
oglichst
gro gew
ahlt werden.
%
0.1
1
10
100
1 10
One sigma deviation (AMS)
NMOS: W
NMOS: L
PMOS: W
PMOS: L
W
m
;
L
m
Abbildung 22:
Schwankung der Prozessparamter
W
und
L
[WM94 ]. Die Kurven stehen
(von ob en nach unten) f
ur die Weite eines p-MOS-, Weite eines n-MOS-, L
ange eines n-MOS
und L
ange eines p-MOS-Transistors.
Allerdings machen groe Dimensionen den Transistor langsamer, bzw. der Transistor
b en
otigt mehr Strom, da gr
oere Kapazit
aten geladen werden m
ussen.,
Die Transistoren sollen in S
attigung b etrieb en werden.
F
ur die zweite Stufe sind no ch weitere Zusammenh
ange zu b er
ucksichtigen:
{
T
5
und T
7
spiegeln den Strom durch T
8
entsprechend der Verh
altnisse ihrer
W
L
.
Das gleiche gilt f
ur
T
3
,
T
4
und
T
6
, die das gleiche Gatep otential b esitzen:
I
6
=
I
4
W
L
6
W
L
4
; I
7
=
I
5
W
L
7
W
L
5
26
4 DIFFERENTIELLER KOMPARATOR
{
F
ur ausgeglichene Bedingungen soll
I
6
=
I
7
sein, also:
I
4
W
L
6
W
L
4
=
I
5
W
L
7
W
L
5
{
Weil sich der Strom durch T
5
auf die b eiden Zweige aufteilt, ist
I
5
= 2
I
4
. Also:
W
L
6
W
L
4
= 2
W
L
7
W
L
5
Durch T
7
mu genug Strom ieen k
onnen, um die Kapazit
aten der nachgeschalteten
Bauelemente in der geforderten Anstiegszeit laden zu k
onnen:
I
7
=
C
U
T
= 0
;
1pF
4V
10ns
= 40
A
Dab ei setzt sich
C
zusammen aus den Gatekapazit
aten der vier angesteuerten Transi-
storen des nachfolgenden Gatters und der Leitungskapazit
at
5
C
line
, die der parasit
aren
Simulation entnommen wurde:
C
=
P
W
i
L
i
C
g
ox
+
C
line
= 39
;
9
m
0
;
8
m
2
;
2
fF
m
2
+
20
;
8 fF = 90 fF
0
;
1 pF
Die aufgez
ahlten Kriterien m
ussen nun in die Dimensionierung der L
angen und Weiten der
Transistoren umgesetzt werden. Denkbare Dimensionierungen wurden daher durch eine Schal-
tungssimulation
6
ub erpr
uft und durch iterative Anpassung der Parameter verb essert.
Es kristallisierten sich drei grundverschiedene Arten der Dimensionierung heraus:
Transistoren mit minimaler L
ange (0
;
8
m) und einer Weite von einigen
m. Sie liefern
eine sehr hohe Empndlichkeit und Geschwindigkeit b ei minimalem Stromb edarf. Diese
M
oglichkeit scheidet ab er leider wegen der zu erwartenden Pro duktionstoleranzen aus.
Transistoren mit einigen
m L
ange und einer Weite in der Gr
oenordnung von 100
m.
Hier liegt man mit Rauschen und Toleranzen auf der sicheren Seite. Um die b en
otigte
Geschwindigkeit zu erreichen, ist ab er die Stromaufnahme zu ho ch.
Transistoren mit Weite und L
ange von einigen
m. Eine solche Kombination wird im
folgenden b ehandelt.
4.1.3 Grosignalmo dell
Im Abschnitt 4.1.2 wurden b ereits Schaltungssimulationen angespro chen. Jeder Simulation
liegt ein Mo dell zugrunde, mit dem das Verhalten der Bauteile b eschrieb en wird. Mit dem
Grosignalmo dell k
onnen Transistoren aufgrund ihrer Geometrie und der Prozessparameter
5
Parasit
are Kapazit
aten k
onnen erst nach dem Entwurf eines Layouts b erechnet werden und m
ussen daher
zun
achst abgesch
atzt werden.
6
Zur Schaltungssimulation wurde die Software Sp ectreS verwendet. Sp ectreS
ahnelt in der Funktionalit
at
dem b ekannten Spice, ist ab er Teil der Software Cadence, die im ASIC-Lab or zum Entwurf, Layout und
Simulation von ASICs verwendet wird.
4.1 Dierenzverst
arker
27
Abbildung 23:
Der fertige Schaltplan des 2stugen Komparators. Die Zahlen an den Tran-
sistoren geb en Weite und L
ange an, z.B. T
1
:
W
= 20
m
; L
= 4
m.
b eschrieb en werden. Abbildung 20 zeigt qualitativ das Ausgangskennlinienfeld eines Feld-
eekttransistors. F
ur verschiedene Arb eitsb ereiche des Transistors k
onnen unterschiedliche
N
aherungen zur Berechnung von
I
D
(
W; L; U
GS
; U
DS
;:::
) verwendet werden. Mit dem Grosi-
gnalmo dell kann das zeitliche Verhalten einer Schaltung z.B. mit einem b estimmten Eingangs-
signal simuliert werden. Eine andere M
oglichkeit ist es, f
ur jeden Transistor die Verst
arkungs-
faktoren, Ruhestr
ome und Spannungen und Kapazit
aten zwischen den einzelnen Anschl
ussen
f
ur den jeweiligen Arb eitspunkt zu b erechnen. Diese Gr
oen werden f
ur Berechnungen mit
dem Kleinsignalmo dell (n
achster Abschnitt) b en
otigt. Tab elle 1 enth
alt die f
ur diesen Zweck
b erechneten Werte.
4.1.4 Kleinsignalmo dell
Das Kleinsignalmo dell ist eine N
aherung erster Ordnung und b eschreibt die
Anderungen um
den Arb eitspunkt der Schaltung. Ber
ucksichtigt man alle Eigenschaften eines Feldeektran-
sistors, erh
alt man das Ersatzschaltbild Abbildung 24. Die Stromquelle in der Mitte liefert
einen Strom, der mit dem Verst
arkungsfaktor
g
m
von der Steuerspannung
U
GS
abh
angt. Das
Potential des Substrats b eeinut genauso wie das Gatep otential das elektrische Feld zwi-
schen Source und Drain und damit den Kanal der Ladungstr
ager. Eine zweite Stromquelle
h
angt daher von der Spannung zwischen Bulk und Source ab. Auerdem b esitzt der Kanal
des Transistors einen Widerstand
R
D
. Es ist rechentechnisch g
unstiger, mit dem Leitwert
g
D
=
R
1
D
zu arb eiten. Schlielich sind die parasit
aren Kapazit
aten zwischen Gate, Source,
Drain und Bulk zu b er
ucksichtigen.
Um das Kleinsignalmo dell des Dierenzverst
arkers zu erhalten, wird jeder Transistor der
Schaltung durch sein Kleinsignalmo dell ersetzt (Abb. 25). In der Mitte liegen die Stromquel-
len, Leitf
ahigkeiten und Gatekapazit
aten der b eiden Eingangstransistoren T
1
und T
2
. Am
28
4 DIFFERENTIELLER KOMPARATOR
W
m
L
m
g
m
A
=
V
g
D
A
=
V
g
mB
A
=
V
I
DS
A
T
1
20 4 76.8 0.253 19.4 16.2
T
2
4 4 75.0 0.164 18.9 15.3
T
3
4 4 32.0 0.519 5.95 -32.4
T
4
4 4 23.8 9.54 4.61 -30.6
T
5
4 4 24.0 92.7 6.82 63.0
T
6
4 2 22.1 0.114 5.06 -4.93
T
7
2 2 1.13 78.6 0.253 4.93
T
8
4 4 87.9 0.601 21.5 100
U
DS
V
U
D
;
sat
V
U
GS
V
U
th
V
C
GD
fF
C
GS
fF
C
BD
fF
C
BS
fF
C
GB
fF
T
1
0.998 0.325 1.43 1.00 3.0 55 0.17 0.22 0.60
T
2
2.25 0.315 1.417 1.00 3.0 55 0.14 0.22 0.60
T
3
-2.41 -1.402 -2.41 -0.728 1.1 21 0.25 0.48 0.62
T
4
-1.16 -1.4 -2.41 -0.729 12 18 0.32 0.48 0.62
T
5
0.583 1.298 2.74 0.833 13 13 10 12 0.60
T
6
-3.93 -0.362 -1.16 -0.712 1.1 11 0.21 0.49 0.32
T
7
0.062 1.115 2.74 0.827 2.1 2.1 66 68 0.30
T
8
2.74 1.301 2.74 0.830 0.99 17 6.9 12 0.60
Tab elle 1:
Ergebnisse der Grosignalsimulation im Arb eitspunkt des Dierenzverst
arkers
mit den Transistordimensionen
W
und
L
. Berechnet wurden der Verst
arkungsfaktor
g
m
, die
Leitf
ahigkeit
g
D
des Feldeektkanals, der Verst
arkungsfaktor
g
mB
der Bulk-Source-Spannung,
der Drainstrom
I
DS
, die Spannungen
U
DS
und
U
GS
zwischen Gate und Source bzw. Drain,
die Grenzspannung f
ur den S
attigungsb ereich
U
D
;
sat
, die Schwellenspannung
U
th
und die
parasit
aren Kapazit
aten.
4.1 Dierenzverst
arker
29
õ
B
ÿ
C
GB
ÿ ô
G
C
SB
ÿ
C
GS
ÿ
g
m
U
GS
ÿ
C
GD
ÿ
j
g
mb
j
U
BS
ÿ
g
D
ÿ
C
DB
ÿ ö
D
õ
S
Abbildung 24:
Das vollst
andige Kleinsignalmo dell eines Feldeektransistors
gD3 C1 CGD1
UA
-
U - U gm1 C
( )
g
CGD2
CGD2
C1
gm2 C+
C C
GS1 GS2
CGD4
U
U
gU+
~~ U U
- +
U - U
( )
g g
D1 D2
UC B
C3
B
U
gm6 +
g
gD6
D7 C4
Uout
G2
D4
Abbildung 25:
Kleinsignalmo dell der Dierenzstufe
Gate von T
2
liegt das Eingangssignal
U
an. Der Ausgangswiderstand eines davorliegenden
Verst
arkers wird durch die Leitf
ahigkeit
g
U
b er
ucksichtigt. An T
1
liegt die Referenzspan-
nung
V
ref
an. Hier kann der Ausgangswiderstand vernachl
assigt werden. Durch
C
1
,
C
2
und
C
3
werden soweit m
oglich parasit
are Kapazit
aten zusammengefat:
C
1
=
C
GS
3
+
C
GS
3
+
C
GS
3
+
C
A
C
2
=
C
GS
6
+
C
B
C
3
=
C
GD
7
+
C
Out
C
A
,
C
B
,
C
Out
sind die parasit
aren Leitungskapazit
aten
7
der jeweiligen Netzwerkknoten.
Nach der Knotenregel f
ur Str
ome lassen sich aus dem Ersatzschaltbild f
unf Gleichungen ab-
leiten:
7
Die parasit
aren Leitungskapazit
aten stehen erst nach Entwurf eines Layouts fest.
30
4 DIFFERENTIELLER KOMPARATOR
U
A
:
U
A
g
d
3
+ (
U
A
U
C
)
g
d
1
+
U
A
i! C
1
+ (
U
A
U
B
)
i! C
GD
4
-
g
m
1
U
+ (
U
A
U
)
i! C
GD
1
= 0
U
B
:
U
B
g
d
4
+ (
U
B
U
C
)
g
d
2
+
U
B
i! C
2
+ (
U
U
C
)
g
m
2
+ (
U
B
U
G
2
)
i! C
GD
1
+ (
U
B
U
A
)
i! C
GD
4
+ (
U
B
U
out
)
i! C
GD
6
= 0
U
C
: (
U
C
U
A
)
g
d
1
+
U
C
i!
(2
C
GS
1
+
C
3
) +
g
m
1
(
U
U
C
)
-
U
g
m
2
+ (
U
C
U
B
)
g
d
2
+ (
U
C
U
G
2
)
i! C
GS
1
= 0
U
G
2
: (
U
G
2
U
)
g
U
+ (
U
G
2
U
B
)
i! C
GD
2
+ (
U
G
2
U
C
)
i! C
GS
2
= 0
U
out
: (
U
out
U
B
)
i! C
GS
1
+
U
B
g
m
6
+
U
out
(
g
d
6
+
g
d
7
)
+
U
out
i! C
4
= 0
Dieses Gleichungssystem kann analytisch gel
ost werden. Die exakte L
osung ist jedo ch genauso
lang wie un
ub ersichtlich. Durch Einsetzen der Werte aus der Grosignalsimulation erh
alt man
sinnvolle Aussagen
ub er das Verhalten des Dierenzverst
arkers.
F
ur niederfrequente Eingangssignale ist
!
0. Damit fallen alle Terme weg, die parasit
are
Kapazit
aten enthalten.
U
B
=
1
2
g
m
1
g
d
1
+
g
d
3
(
U
U
)
=
180 (
U
U
)
U
out
=
g
m
6
g
d
6
+
g
d
7
U
B
= 6840 (
U
U
)
4.2 AC-Kopplung
Die Ausg
ange des Helix-Vorverst
arkers sind mit einem Oset b ehaftet, der von Kanal zu
Kanal variiert. Diese Variation liegt in der Gr
oenordnung des Nutzsignals. Da die Refe-
renzspannung der Komparatoren f
ur alle Kan
ale gemeinsam sein soll, mu diese Osetvaria-
tion b eseitigt werden. Dies kann u.a. durch eine AC-Kopplung erfolgen. Daf
ur gibt es zwei
gebr
auchliche M
oglichkeiten:
Eine kapazitive Kopplung ist f
ur Gleichstromanteile undurchl
assig. Mit
einem Schalter gegen Masse wird der Arb eitspunkt auf der rechten Seite
festgelegt. Der Schalter wird p erio disch zu einem Zeitpunkt geschlossen,
wenn das Signal nicht ausgewertet wird. Ist der folgende Eingang ho choh-
mig (MOSFET-Gate) mu der Schalter nur sehr selten b et
atigt werden,
da b ei ge
onetem Schalter kein Gleichstrom ieen kann.
ê
ÿ
þ
ê
Ein CR-Glied (Ho chpa) ltert tiefe Frequenzen aus dem Signal heraus.
Die Zeitkonstante
=
RC
mu hinreichend gro sein um das durchge-
hende Signal nicht zu b eeintr
achtigen. Es soll nur der Gleichspannungs-
anteil ausgeschlossen werden.
ê
ÿ
þ
ê
Die Realisierung der b en
otigten Bauelemente in einem integrierten Schaltkreis geschieht wie
folgt:
4.3 4fach-Oder und D-Flip-Flop
31
Kondensatoren implementiert man durch
Ub erlappung leitf
ahiger Lagen mit geringem
Abstand. Im verwendeten Proze bieten sich hierf
ur zwei Lagen aus p oly-kristallinem
Silizum an. Die sp ezische Kapazit
at von
Ub erlappungen dieser b eiden Lagen ist
C
POX
= 1
;
77
fF
m
2
. Damit k
onnen Kondensatoren in der Gr
oenordnung von 100 fF
bis 10 pF gebaut werden. Kleinere Kapazit
aten werden vergleichbar mit parasit
aren
Eekten und gr
oere Werte hab en einen zu
uppigen Platzb edarf.
Ein Schalter (transmission gate) wird durch zwei Transi-
storen gebildet. Die paarweise Verwendung jeweils eines p-
und n-Kanal-Transistors soll die Ladungsinjektion komp en-
sieren. Nachteil der Schaltung ist eine zus
atzliche dierenti-
elle Steuerleitung. Beim Schalten selbst sind nat
urlich auch
St
orungen zu erwarten. Auerdem ieen durch die gesp err-
ten Transistoren immer auch Leckstr
ome, so da die Schal-
tung letztendlich dem nachstehenden CR-Glied nahekommt.
Ohmsche Widerst
ande werden durch lange Leiterbahnen in einer m
oglichst ho chohmi-
gen Lage gebildet. Eine der b eiden Lagen aus p oly-kristallinem Silizium des verwen-
deten Prozesses (Poly-2) weist mit
R
p oly2
= 27
den gr
oten Fl
achenwiderstand auf.
Die b en
otigten Widerst
ande liegen ab er in der Gr
oenordnung von 1 M. Ein Poly-2-
Widerstand h
atte dann b ei minimaler Breite von 1
;
6
m eine L
ange von
l
=
R
R
p oly2
=
37 mm. Dies ist b ei 128 Kan
alen v
ollig ausgeschlossen.
Eine andere M
oglichkeit einen Widerstand zu realisieren ist es,
den Leckstrom gesp errter Transistoren auszunutzen. Von die-
ser Anordnung darf man kein lineares Verhalten erwarten. Ist
die Zeitkonstante jedo ch viel gr
oer als die Zeitskala des Nutz-
signals, spielt dies keine Rolle. Nach Abw
agung der genannten
Vor- und Nachteile verschiedener M
oglichkeiten el die Wahl
f
ur den Einsatz im Helix128V2 auf die Implementierung der
Widerst
ande durch Transistoren.
4.3 4fach-Oder und D-Flip-Flop
Nachdem das Eingangssignal durch den Komparator mit der Referenzspannung verglichen
wurde, steht ein digitales Signal zur Verf
ugung. Dieses Signal
andert seinen Pegel (bis auf eine
Verz
ogerung) zeitgleich mit dem
Ub er- o der Unterschreiten der Referenzspannung. Die Schal-
tung soll ab er lediglich anzeigen, ob zum Zeitpunkt der steigenden Flanke der Komparator-
Clo ck (CompClk) die Eingangsspannung gr
oer o der kleiner ist als die Referenz. Das Aus-
gangssignal soll sich dab ei nur einmal pro Taktzyklus zu einem denierten Zeitpunkt
andern
k
onnen.
Dieses
"
Testen und Halten\ eines digitalen Signals erreicht man durch den Einsatz eines
D-Flip-Flops. Es b ot sich an, daf
ur die Standardzelle
"
E08\ von AMS zu verwenden. Stan-
dardzellen hab en den Vorteil, da ihr Layout schon existiert und getestet ist.
32
4 DIFFERENTIELLER KOMPARATOR
Das Konzept des
"
First-Level-Triggers\ sieht vor, da jeweils vier Streifen einer MSGC mit
sich selbst und den vier Streifen der dar
ub erliegenden MSGC o der-verkn
upft werden. Die
Kan
ale einer MSGC werden dab ei gleich auf dem Helix-Chip o der-verkn
upft, was 96 Lei-
tungen und Bond-Pads einspart. Diese Verkn
upfung geschieht wiederum durch eine AMS-
Standardzelle (N04). Genaugenommen handelt es sich dab ei um ein Nicht-Oder. Dies ist
b ei der nachfolgenden Elektronik zu b eachten, denn die Vero derung von jeweils zwei Ka-
nalgrupp en (a vier Kan
alen)
ub ereinanderliegender MSGCs soll durch die Parallelschaltung
der Triggerausg
ange erfolgen. Dazu werden die Triggerausg
ange als Treib ertransistoren mit
oenem Drain-Anschlu ausgef
uhrt.
F
uhrt man erst das Nicht-Oder durch und schliet danach das Flip-Flop an, spart man drei
von 4 Flip-Flops.
Abbildung 26:
Eine Vierergrupp e Komparatoren mit AC-Kopplung, 4fach-Oder und Flip-
Flop
Das Nicht-Oder selbst funktioniert nur, solange p ositiv-aktive
8
Signale verwendet werden. F
ur
negative Logik (wie b ei der MSGC mit Ano denauslese
9
) wird das Oder zum Und! Dem k
onnte
man mit der Verwendung eines Und Gatters anstelle des Oders b egegnen. Zielsetzung ist ab er
ein Chip, der universell f
ur b eide Signalp olarit
aten einsetzbar ist. Eine einfache L
osung ist
ein zus
atzliches Exklusiv-Oder (E01). Das Ausgangssignal wird mit dem Steuerp egel
V
p ol
exklusiv vero dert. Mit anderen Worten: Ist
V
p ol
= 0, wird das Signal nicht ver
andert. Ist
V
p ol
= 1, wird es invertiert.
Die genannten Komp onenten ergeb en nun die vollst
ande Schaltung einer Vierergrupp e von
8
Positiv-aktive Logik b edeutet, da eine logische
"
1\ der p ositiven Betriebspannung (+2V) entspricht und
eine logische
"
0\ der negativen (
2V). Bei negativ-aktiver Logik verh
alt es sich genau umgekehrt.
9
Im Falle der Anodenauslese werden Elektronen, die in die Ano de eintreten, vom Verst
arker als ein Impuls
negativer Spannung registriert
4.4 Layout
33
Komparatoren (Abb. 26). Das Signal CompClk soll, um
Ub ersprechen zu vermeiden, wie alle
Clo cks dierentiell auf Platine und Chip gef
uhrt werden. Die negierte
"
notCompClk\ wird
nicht zur Ansteuerung von Eing
angen verwendet, sondern wird parallel zur CompClk-Leitung
verlegt, um St
orungen zu komp ensieren. Eine identische kapazitive Belastung der notComp-
Clk, entsprechend der Gatekapazit
aten die an CompClk liegen, kann durch entsprechende
Ersatzkondensatoren erreicht werden. Hierauf wurde verzichtet, da die parasit
aren Kapa-
zit
aten der Leitungen selbst gr
oer sind, als die Belastung durch die angesteuerten Eing
ange.
4.4 Layout
Das Layout mu no ch mehr als der Schaltplan in Hinblick auf den verwendeten Pro dukti-
onsprozess erstellt werden. Der Helix-Chip wird in einem 0
;
8
m-CMOS-Proze von AMS
10
gefertigt , der f
ur analoges Design geeignet ist. In diesem Proze stehen f
ur Verbindungen
zwei Lagen Metall und zwei Lagen p oly-kristallines Silizium (
"
Poly-1\ und
"
Poly-2\ ) zur
Verf
ugung. Seinen Namen b ezieht der Proze von der minimalen Breite der Poly-1-Lage,
die als Gate der Feldeekttransistoren eingesetzt wird und damit deren minimale L
ange auf
0
;
8
m festlegt. Die minimalen Strukturen in anderen Lagen sind gr
oer als 0
;
8
m und
m
ussen den
"
Design Rules\ des Prozesses entnommen werden.
Die wichtigste Vorgab e f
ur das Layout ist die Kanalbreite des Helix-Chips von 41
;
4
m.
11
Diesen Platz teilen sich die Komparatoren mit Abschirmstrukturen und den durchgereichten
Analogleitungen vom Vorverst
arker zur Pip eline. So bleibt eine nutzbare Kanalbreite von
33
m
ubrig. Die Transistoren T
1
und T
2
b estehen aus jeweils zwei Teiltransistoren. Eine
symmetrische Anordnung der Teile komp ensiert r
aumliche Gradienten in den Prozeparame-
tern. Die Teilung selbst reduziert den statistischen Fehler der Gesamttransistoren. Von der
w
unschenswerten vollsymmetrischen Anordnung wie sie in vielen Fachb
uchern vorgeschlagen
wird [AH87 ], wurde wegen Platzmangel etwas abgewichen (Abb. 27).
Um zu einer guten Fl
achenausnutzung zu kommen, b ot es sich an, vier Kan
ale mit AC-
Kopplung, Dierenzstufe, Exklusiv-Oder und gemeinsamen Nicht-Oder und D-Flip-Flop (Schalt-
plan s. Abb. 26) auch im Layout zu einem kompakten Blo ck zusammenzufassen (Abb. 28):
Die analogen Teile AC-Kopplung und Dierenzstufe sind f
ur jeden Kanal getrennt von einem
Schutzring eingeschlossen. Dieser Ring kontaktiert das Substrat niederohmig mit der nega-
tiven Betriebsspannung. So sollen St
orungen in b eiden Richtungen unterdr
uckt werden. Die
sechs Standardzellen liegen aneinandergereiht und sind von einem eigenen Schutzring umge-
b en. Die digitalen Gatter weisen steile Signalanken auf und verursachen damit p otentiell
St
orungen. Die Trennung von analogen und digitalen Schaltungsteilen durch Schutzringe
und durch getrennt Spannungsversorgungen soll dies entsch
arfen. S
amtliche f
ur alle Kompa-
ratoren gemeinsame Leitungen (Spanungsversorgung, CompClo ck, Compbias und CompPol)
verlaufen senkrecht zu den vier Kan
alen
ub er den Blo ck. So lassen sich sp
ater auf dem
Helix-Chip 32 Bl
ocke a vier Kan
ale zu einer Komparatorenspalte mit 128 Eingangskan
alen
aneinanderreihen.
10
Austria Mikro Systeme International AG
11
Diese Kanalbreite wird durch den Silizium-Vertex-Detektor (SVD) b estimmt, der vom Max-Planck-Institut
f
ur Kernphysik in Heidelb erg entwickelt wird. F
ur den Betrieb am SVD werden die HELIX-Chips direkt an
den Silizium-Detektor geb ondet, wo durch der Kanalabstand von 41
;
4
m erhalten bleibt.
