Diseño de un sensor de imagen con compresión logarítmica y diodos operando en régimen fotovoltaico

Dise˜no de un sensor de imagen con compresi´on logar´ıtmica y diodos operando en r´egimen fotovoltaico Trabajo de Fin de Grado 6 de julio de 2023 Departamento de Electr´onica y Electromagnetismo Universidad de Sevilla Autor: Juan Manuel Rodr´ıguez S´anchez Tutores: Juan Antonio Le˜nero Bardallo Pablo Fern´andez Peramo Agradecimientos Agradezco de manera especial a mis profesores, ´ Angel Rodr´ıguez y Antonio Gin´es, por brindarme los conocimientos necesarios para llevar a cabo este trabajo de fin de grado. Sus ense˜nanzas han sido fundamentales en mi formaci´on acad´emica. Deseo expresar mi m´as profundo agradecimiento a mis tutores, Juan Antonio Le˜nero y Pablo Fern´andez, por su paciencia inagotable a lo largo de todo el proceso. Han sido un apoyo constante, brind´andome su tiempo y esfuerzo para que este trabajo saliera adelante. Agradezco especialmente a Pablo por estar siempre ah´ı cuando se le necesitaba para resolver cualquier duda y a Juan Antonio, no solo por orientarme y guiarme hacia el logro de los objetivos planteados, sino tambi´en por las oportunidades que me ha brindado para continuar mi formaci´on acad´emica. Por ´ultimo, quiero expresar mi m´as sincero agradecimiento a mi familia, quienes han sido el pilar fundamental en momentos de adversidad. Su constante motivaci´on y apoyo incondicional han sido mi fuente de fortaleza en todos mis proyectos. A todos ustedes, mi m´as profundo agradecimiento por ser parte fundamental de este trabajo y de mi desarrollo acad´emico y personal. i ii Resumen En el presente Trabajo Fin de Grado, hemos llevado a cabo el dise˜no y desarrollo de un sensor de imagen de alto rango din´amico con compresi´on logar´ıtmica y lectura as´ıncrona, utilizando diodos en regi´on fotovoltaica. Este sensor presenta un proceso de lectura as´ıncrona innovador, el cual activa la lectura de los p´ıxeles cuando una se˜nal rampa global alcanza la tensi´on de circuito abierto producida por los diodos. Adem´as, el sistema incorpora un mecanismo de bloqueo que permite que los p´ıxeles, una vez le´ıdos, dejen de consumir energ´ıa. Los diodos en regi´on fotovoltaica aportan una compresi´on natural del rango din´amico. Esto nos ha permitido obtener estimaciones prometedoras de 140 dB de rango din´amico, el cual, junto con valores competitivos de Fill Factor ypitch, colocan a nuestro sensor a la vanguardia del sector. Asimismo, nuestras proyecciones indican un consumo del sensor de tan solo 1.69 µW. Por lo que hemos contemplado la posibilidad de incorporar un sistema de harvesting que podr´ıa aprovechar la energ´ıa generada por los diodos en fotovoltaica durante sus per´ıodos de bloqueo. Esta innovaci´on ser´ıa particularmente relevante para las redes de sensores en entornos IoT (Internet of Things), donde la eficiencia energ´etica y la autosuficiencia son prioritarias. El logro de estos resultados no ha estado exento de desaf´ıos. Uno de los principales obst´aculos fue la adaptaci´on de la arquitectura t´ıpica de comparador, utilizando un amplificador operacional de transconductancia (OTA) de dos etapas, a las especificidades de nuestro dispositivo. Para concluir, hemos efectuado simulaciones num´ericas con el objetivo de corroborar el desempe˜no de nuestro dise˜no, adem´as de implementarlo a nivel de layout con miras a su futura fabricaci´on. Este paso subsiguiente nos brindar´a la oportunidad de constatar si nuestro sensor de imagen se ajusta fielmente a las perspectivas prometedoras que nuestro an´alisis sugiere. El presente trabajo constituye un cimiento s´olido para el desarrollo de sensores de imagen de alto rango din´amico con compresi´on logar´ıtmica y alta eficiencia energ´etica, los cuales se perfilan como componentes esenciales en ´areas emergentes tales como los sistemas de visi´on computarizada (Computer Vision Systems) y el IoT. iii iv ´ Indice general Resumen III ´ Indice de figuras VII 1. Introducci´on 1 1.1. M´as all´a del ojo humano: la innovaci´on de los sensores HDR . . . . . . . . 1 1.2. Avances y evoluci´on en la tecnolog´ıa de sensores de imagen . . . . . . . . . 2 1.2.1. Sensores convencionales . . . . . . . . . . . . . . . . . . . . . . . . 2 1.2.2. Sensores basados en eventos . . . . . . . . . . . . . . . . . . . . . . 4 1.3. Sensores con compresi´on logar´ıtmica . . . . . . . . . . . . . . . . . . . . . 6 1.4. Tone Mapping .................................. 9 1.5. Objetivosdeltrabajo.............................. 11 2. Marco te´orico 13 2.1. Diodos de uni´on pn ............................... 13 2.1.1. Diodo en equilibrio . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.1.2. Diodoeninversa ............................ 14 2.1.3. Diodoendirecta ............................ 14 2.1.4. Fotogeneraci´on ............................. 15 2.1.5. Fotovoltaica............................... 16 2.2. Rangodin´amico................................. 18 2.3. Eficienciacu´antica ............................... 19 3. An´alisis, simulaciones y resultados 21 3.1. Arquitecturadelpixel ............................. 21 3.2. An´alisis del comparador . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 3.2.1. Resultado de las simulaciones del comparador . . . . . . . . . . . . 30 3.3. Simulaci´on del pixel completo . . . . . . . . . . . . . . . . . . . . . . . . . 33 4. Layout del sensor y de la matriz de p´ıxeles 37 4.1. Dise˜no del sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . . . . 38 4.2. Simulaciones post-layout ............................ 41 4.3. Dise˜nodeldiodo ................................ 43 4.4. Comparativa con el estado del arte . . . . . . . . . . . . . . . . . . . . . . 46 5. Conclusiones y l´ıneas futuras 47 v vi ´ INDICE GENERAL Bibliograf´ıa 49 ´ Indice de figuras 1.1. Posibles configuraciones del pixel APS . . . . . . . . . . . . . . . . . . . . 3 1.2. Comparativa entre las funciones de conversi´on optoel´ectricas lineal y logar´ıtmicas. Podemos observar que para un mismo rango de salida, la OECF logar´ıtmica comprime el rango din´amico, evitando as´ı p´ıxeles sobresaturados. Un modelo m´as realista de la OECF logar´ıtmica es la representada en l´ınea azul continua, ya que solo se anula para valores nulos de luminosidad. 7 1.3. Fotorreceptor logar´ıtmico en el que se impone que la corriente entre los terminales del transistor NMOS sea la fotocorriente del diodo, ID=Iph, de tal forma que la tensi´on Vonos proporciona el logaritmo natural de la intensidad luminosa. Podemos observar que vamos a obtener un valor de tensi´on constante VoQ y otro variable con la iluminaci´on ∆Vo......... 8 1.4. Figuras realizadas con el software MATLAB empleando la funci´on tonemap ylocaltonemap. En la primera fila podemos observar la imagen original junto con su histograma de luminancia, en el que se representa el valor de luminancia en el eje de abscisas y el n´umero de p´ıxeles en el eje de ordenadas. En la segunda fila observamos la imagen resultante del proceso de tone mapping global junto con su nuevo histograma y en la tercera fila aplicamos un proceso de tone mapping local ................. 10 2.1. Formaci´on de la regi´on de deplexi´on en un diodo de uni´on pn ........ 14 2.2. Configuraci´on de la uni´on pn en directa y en inversa . . . . . . . . . . . . . 15 2.3. Proceso de fotogeneraci´on en la regi´on de deplexi´on . . . . . . . . . . . . . 16 2.4. Caracter´ıstica I/V de la uni´on pn ....................... 17 2.5. Representaci´on del rango din´amico desde el punto SNR=1 y saturaci´on, y definici´on del SNR como la diferencia entre la se˜nal y el ruido . . . . . . . 19 2.6. Efecto de la longitud de onda en la eficiencia cu´antica. Usando una iluminaci´on puntual, vemos como la eficiencia cu´antica es mayor en la zona de deplexi´on y va decreciendo en las secciones dopadas. Adem´as, la radiaci´on con mayor longitud de onda tiene mayor poder de penetraci´on . . . . . . . 20 3.1. Esquem´atico del pixel sin la comunicaci´on con la periferia (Figura 3.3) . . 22 3.2. Cronograma del funcionamiento del pixel . . . . . . . . . . . . . . . . . . . 23 3.3. Esquem´atico de la comunicaci´on con la periferia del pixel. Las dimensiones de los transistores W(µm) L(µm) son: M1= 0.45/0.18, M2= 2/0.18, M3,4= 1.6/0.18, y est´an elegidas para que los transistores responsables de las peticiones sean capaces de vencer la carga capacitiva asociada a una fila o a una columna de 128 p´ıxeles . . . . . . . . . . . . . . . . . . . . . . . . . . 24 vii 6 1.3- Sensores con compresi´on logar´ıtmica Estas innovaciones y mejoras en los sensores as´ıncronos han ampliado considerablemente las posibilidades de captura y procesamiento de im´agenes, y son la base del trabajo que se presenta en este documento. 1.3. Sensores con compresi´on logar´ıtmica En el entorno de la imagen digital moderna, los escenarios donde la iluminaci´on no puede ser controlada f´acilmente por el usuario son frecuentes. En estas situaciones, es esencial el uso de c´amaras con alto rango din´amico (HDR). Las aplicaciones que abordan estas necesidades incluyen, por ejemplo, la conducci´on aut´onoma, donde el veh´ıculo necesita visualizar la carretera, las se˜nales de tr´afico y a los peatones en una amplia gama de condiciones de iluminaci´on. Asimismo, en las aplicaciones de defensa a veces se utilizan l´aseres para cegar a las c´amaras, siendo imprescindible capturar im´agenes de alto rango din´amico r´apidamente para mantener la seguridad. A lo largo del tiempo, se han desarrollado diversas t´ecnicas con el objetivo de abordar el problema del rango din´amico en sensores APS, debido a su mayor simplicidad de implementaci´on. Una de estas t´ecnicas es la de m´ultiples exposiciones, que implica la captura de varias im´agenes de la misma escena con diferentes tiempos de exposici´on. Esta t´ecnica ha sido ampliamente utilizada en la fotograf´ıa debido a su simplicidad y eficacia. Sin embargo, no es capaz de generar im´agenes de muy alto rango din´amico, ya que esto requerir´ıa un aumento significativo en el costo de almacenamiento al tener que guardar cada vez un mayor n´umero de frames. Con el avance de la tecnolog´ıa, se han desarrollado t´ecnicas alternativas como el m´etodo Debevec [17], el cual utiliza un proceso conocido como mapeo de radiancia para generar im´agenes de mayor rango din´amico que las obtenidas mediante el m´etodo de m´ultiples exposiciones. Aunque estos m´etodos han demostrado ser eficaces en ciertos casos, presentan limitaciones y no son adecuados para todas las aplicaciones, puesto que encuentran dificultades al manejar escenas din´amicas y requieren periodos de adquisici´on m´as extensos, adem´as de un procesamiento adicional de los datos. CAP´ ITULO 1- Introducci´on 7 Para abordar estas limitaciones, se han desarrollado sensores CMOS con p´ıxeles HDR que utilizan la compresi´on logar´ıtmica. La compresi´on logar´ıtmica permite a estos p´ıxeles manejar una amplia gama de intensidades de luz mientras se mantiene la calidad de la imagen, como podemos observar en la Figura 1.2. Figura 1.2: Comparativa entre las funciones de conversi´on optoel´ectricas lineal y logar´ıtmicas. Podemos observar que para un mismo rango de salida, la OECF logar´ıtmica comprime el rango din´amico, evitando as´ı p´ıxeles sobresaturados. Un modelo m´as realista de la OECF logar´ıtmica es la representada en l´ınea azul continua, ya que solo se anula para valores nulos de luminosidad. Los p´ıxeles HDR logran esta respuesta logar´ıtmica utilizando un dise˜no que incorpora un transistor MOS junto a un diodo de uni´on pn en inversa (Figura 1.3). En condiciones normales, la relaci´on entre la corriente y la tensi´on en un transistor MOS es lineal o cuadr´atica. Sin embargo, para valores bajos de VGS, esta relaci´on se vuelve exponencial. Esta zona de operaci´on, conocida como inversi´on d´ebil, es en general indeseable en el dise˜no de circuitos con transistores MOS (excepto con objetivos de minimizar consumos), pero en este caso se utiliza para obtener la respuesta logar´ıtmica deseada. Este dispositivo puede ser modelado por la siguiente ecuaci´on: ID=ISe VGS−VT ηUT(1.1) donde UTes la tensi´on t´ermica, que suele tener un valor de 26 mV a 300 K, VTes la tensi´on umbral con valor t´ıpico comprendido entre 200 mV y 1 V, y ηes el factor de 8 1.3- Sensores con compresi´on logar´ıtmica pendiente subumbral, el cual suele tener un valor comprendido entre 1 y 2. VDS VGS VDD C+ − Vo Iph VGS =VDD −Vo(1.2) Iph =ISe VGS−VT ηUT(1.3) Vo=VDD −VT | {z } VoQ −ηUTln Iph IS | {z } ∆Vo (1.4) Figura 1.3: Fotorreceptor logar´ıtmico en el que se impone que la corriente entre los terminales del transistor NMOS sea la fotocorriente del diodo, ID=Iph, de tal forma que la tensi´on Vonos proporciona el logaritmo natural de la intensidad luminosa. Podemos observar que vamos a obtener un valor de tensi´on constante VoQ y otro variable con la iluminaci´on ∆Vo. Este tipo de sensores tiene limitaciones para alta y baja intensidad luminosa. Si hay una alta generaci´on de fotocorriente, existe el riesgo de que aumente VGS hasta llegar a VT, haciendo que el transistor pase de la regi´on de inversi´on d´ebil a la regi´on ´ohmica, donde la respuesta deja de ser logar´ıtmica. A pesar de esta limitaci´on, los p´ıxeles HDR pueden proporcionar una respuesta logar´ıtmica a la intensidad de la luz con una precisi´on razonable en un rango de hasta 7 ´ordenes de magnitud. En el caso de baja iluminaci´on, la dark current (corriente producida por la agitaci´on t´ermica en el fotodiodo) puede introducir ruido en la imagen, limitando el rendimiento del p´ıxel en condiciones de poca luminosidad. Otra de las limitaciones de estos dispositivos es que el voltaje de salida, dado por la Ecuaci´on 1.4, presenta un muy bajo rango de variaci´on. En concreto, para condiciones de m´axima luminosidad, con IS∼1 pA y Iph ∼1 nA, obtenemos ∆Vo∼0.2 V. Por lo tanto, esta configuraci´on requerir´a de etapas adicionales de amplificaci´on. Teniendo en cuenta estas limitaciones, la OECF se podr´ıa aproximar con la siguiente ecuaci´on [18]: VGS =aph +bph ln(Iph +cph) (1.5) donde aph =VT−ηUTln(IS) se puede interpretar como una tensi´on de offset, bph = ηUTes la ganancia y cph =IDark es el valor de la iluminaci´on a 3 dB. Variaciones en estos par´ametros debido al mismatch natural que surge en el proceso de fabricaci´on de CAP´ ITULO 1- Introducci´on 9 los transistores, requiere de tratamientos individuales de cada pixel mediante algoritmos dedicados [19]. Uno de los desaf´ıos clave en el rendimiento de los p´ıxeles HDR y APS es el image lag. Este fen´omeno se manifiesta cuando una intensa fuente de luz en movimiento deja a su paso una traza residual de niveles de gris, de manera similar a la cola de un cometa. La presencia de este efecto resulta particularmente notable en momentos donde ocurren transiciones abruptas de la iluminaci´on. Para contrarrestar este problema, se incorpora un mecanismo de reseteo en el dise˜no del pixel HDR. Este reseteo permite al sensor olvidar la iluminaci´on previa y prepararse para la captura de la siguiente imagen en condiciones ´optimas. Durante el reseteo, se reconfigura el transistor logar´ıtmico del pixel HDR para restablecer el voltaje del condensador a un nivel de referencia predeterminado. Este proceso es esencial para mantener la calidad de la imagen y mejorar la respuesta del sensor ante los cambios de luminosidad. En resumen, los p´ıxeles HDR representan una soluci´on prometedora para la captura de im´agenes de alto rango din´amico en una variedad de aplicaciones dif´ıciles. Su capacidad para adaptarse a una amplia gama de condiciones de iluminaci´on los hace especialmente adecuados para situaciones en las que la iluminaci´on no puede ser controlada f´acilmente. 1.4. Tone Mapping La captura de im´agenes HDR representa una t´ecnica atractiva y realista, ya que permite conservar la informaci´on completa sobre los valores de luminancia en la escena para cada p´ıxel. Sin embargo, este enfoque requiere el desarrollo de un flujo de trabajo completo para el procesamiento de im´agenes y v´ıdeos HDR, desde la adquisici´on hasta la visualizaci´on. El problema principal radica en c´omo reproducir la apariencia de la escena utilizando medios con rango din´amico muy limitado, como impresiones f´ısicas, pantallas CRT/LCD o proyectores. Para resolver este problema, se han desarrollado los denominados operadores de mapeo de tonos (tone mapping). Estos se encargan de la reducci´on de contraste desde los valores de la escena a rangos visualizables, preservando los detalles de la imagen. 10 1.4- Tone Mapping Original Global tonemap Local tonemap 0 2 4 Número de píxeles 104 0 0.2 0.4 0.6 0.8 1 0 0.5 1 1.5 2 Número de píxeles 104 0 0.2 0.4 0.6 0.8 1 0 0.5 1 1.5 2 Número de píxeles 104 0 0.2 0.4 0.6 0.8 1 (a) Simulaci´on del proceso de tone mapping 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Nivel de gris original 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Nivel de gris tonemap Función de transferencia de tonemap Función tipo ln(x) (b) Funci´on de transferencia Figura 1.4: Figuras realizadas con el software MATLAB empleando la funci´on tonemap ylocaltonemap. En la primera fila podemos observar la imagen original junto con su histograma de luminancia, en el que se representa el valor de luminancia en el eje de abscisas y el n´umero de p´ıxeles en el eje de ordenadas. En la segunda fila observamos la imagen resultante del proceso de tone mapping global junto con su nuevo histograma y en la tercera fila aplicamos un proceso de tone mapping local En t´erminos generales, el mapeo de tonos se fundamenta en la premisa de asignar la mayor proporci´on del rango din´amico perceptible a aquellos intervalos de luminancia que se encuentran representados por una mayor cantidad de p´ıxeles en la escena, lo cual implica CAP´ ITULO 1- Introducci´on 11 una cierta compresi´on para los intervalos de luminancia que est´an menos representados. Este hecho puede ser constatado al comparar los histogramas de luminancia de una imagen HDR y de su resultado tras aplicar un tone mapping de tipo global, Figura 1.4a. Los operadores de mapeo de tonos pueden ser globales o locales. Los operadores globales, que son funciones no lineales basadas en los par´ametros de la imagen, son r´apidos y sencillos, pero pueden causar p´erdida de contraste. Por otro lado, los operadores locales calculan un nuevo valor para cada p´ıxel dependiendo de su entorno y luego se aplica un mapeo global. Estos operadores son generalmente m´as complejos y pueden producir im´agenes poco realistas. Podemos observar la diferencia entre ellos en la Figura 1.4a. En resumen, la tarea principal del mapeo de tonos es reducir la profundidad de bits de una imagen para su almacenamiento y visualizaci´on. Para ello se suelen emplear funciones de transferencia de tipo logar´ıtmicas, Figura 1.4b, puesto que su resultado resulta m´as agradable al ojo humano. Esto no es necesario para aplicaciones de visi´on por m´aquina, donde generalmente es m´as eficiente procesar directamente un mapa de radiaci´on de amplia profundidad de bits. La elecci´on del operador de mapeo de tonos depende de la aplicaci´on y del tipo de dispositivo de visualizaci´on. La selecci´on cuidadosa del operador y sus par´ametros puede ayudar a evitar artefactos visuales y a mantener la apariencia f´ısica de la escena, a la vez que se adapta a las capacidades actuales y futuras de los m´etodos de visualizaci´on. 1.5. Objetivos del trabajo El estudio y desarrollo realizado representa un avance natural en el dise˜no de sensores de imagen, al introducir un sensor logar´ıtmico con lectura as´ıncrona que emplea diodos en regi´on fotovoltaica, en lugar de un fotorreceptor logar´ıtmico. Esta innovaci´on ofrece m´ultiples beneficios directos, como la reducci´on del espacio al eliminar la necesidad de un transistor logar´ıtmico y una mayor eficiencia energ´etica, dado que la etapa receptora no solo deja de consumir energ´ıa, sino que la genera. Adem´as, existen ventajas adicionales en v´ıas de investigaci´on, como una disminuci´on adicional del ruido y una mayor sensibilidad en condiciones de baja iluminaci´on en comparaci´on con el fotorreceptor logar´ıtmico. 12 1.5- Objetivos del trabajo En trabajos anteriores, se ha explotado la matriz natural de diodos en sensores de imagen para alternar su funcionamiento entre inversa (para la detecci´on de iluminaci´on) y fotovoltaica (como c´elulas fotovoltaicas para almacenar energ´ıa) [20]. Asimismo, existen estudios donde se ha reemplazado exitosamente la etapa fotorreceptora logar´ıtmica por el uso de diodos en fotovoltaica en un sensor as´ıncrono [21]. No obstante, este trabajo se distingue de los anteriores al proponer una alternativa en la lectura de la matriz de p´ıxeles, utilizando una se˜nal rampa descendente global a todos los p´ıxeles. De forma que cuando esta se˜nal alcanza la tensi´on de cualquier p´ıxel, se activa su lectura. Esto permite la lectura as´ıncrona de forma aut´onoma de todos los p´ıxeles de la matriz mediante el protocolo AER, lo cual supone una mejora en la velocidad de lectura. La metodolog´ıa seguida para el desarrollo del sensor de imagen, el cual se detallar´a en los cap´ıtulos subsiguientes, comprende las siguientes etapas: 1. Concepci´on inicial de la arquitectura del p´ıxel: Se llev´o a cabo el dise˜no completo de la arquitectura del p´ıxel, abarcando tanto la parte digital como la adaptaci´on del dise˜no del comparador para adecuarlo a las especificidades de este dise˜no en particular. 2. Simulaci´on de la interacci´on del p´ıxel con su periferia: Se llevaron a cabo simulaciones detalladas del funcionamiento del p´ıxel en conjunto a su periferia, permitiendo una evaluaci´on precisa de su rendimiento. 3. Dise˜no del layout del pixel y de su matriz de p´ıxeles: Se cre´o el layout tanto del p´ıxel como de la matriz de p´ıxeles, con el objetivo de lograr un tama˜no de p´ıxel inferior a 21 µm×21 µm. 4. Simulaci´on post-layout:Finalmente, se realizaron simulaciones post-layout para validar el dise˜no y verificar el correcto funcionamiento del mismo. CAP´ ITULO 2 Marco te´orico 2.1. Diodos de uni´on pn 2.1.1. Diodo en equilibrio Iniciaremos nuestro estudio con el diodo pn [22] en estado de equilibrio, es decir, sin la aplicaci´on de un voltaje externo (ver Figura 2.1). Este diodo se compone de dos secciones de silicio: una secci´on tipo n, dopada con impurezas donadoras (c´atodo), y otra de tipo p, dopada con impurezas aceptoras (´anodo). Al poner en contacto ambas secciones, vamos a tener un exceso de electrones en la regi´on tipo ny un exceso de huecos en la regi´on tipo p. Esta discrepancia en las concentraciones de portadores genera una corriente de difusi´on que busca nivelar el gradiente de concentraci´on. No obstante, la aniquilaci´on de un electr´on o un hueco deja un ion positivo o negativo, respectivamente, tras de s´ı, debido al ´atomo donador o aceptor con el que est´a dopada cada secci´on. Como resultado, se forma una regi´on de deplexi´on en la interfaz entre las dos secciones, caracterizada por la ausencia de portadores libres. Esta regi´on alberga un campo el´ectrico generado por los iones de las impurezas dopantes, el cual se opone al campo el´ectrico intr´ınseco creado por el gradiente de concentraciones. Por lo tanto, despu´es de un tiempo suficientemente largo, se alcanzar´a un estado de equilibrio en el que el campo el´ectrico producido por la regi´on de deplexi´on es lo suficientemente intenso como para contrarrestar completamente la corriente de difusi´on inicial. 13 14 2.1- Diodos de uni´on pn np − − − − − − − − − − − − − − − − − − − − − − − − − + + + + + + + + + + + + + + + + + + + + + + + + + JD (a) Corriente de difusi´on np − − − − − − − − − − − − − − − − − − − − + + + + + + + + + + + + + + + + + + + + + + + + + − − − − − JD (b) Acumulaci´on de iones np − − − − − − − − − − − − − − − + + + + + + + + + + + + + + + + + + + + + + + + + − − − − − − − − − − JD E (c) Regi´on de deplexi´on ´anodo p c´atodo n ID Figura 2.1: Formaci´on de la regi´on de deplexi´on en un diodo de uni´on pn 2.1.2. Diodo en inversa Tras analizar el diodo en equilibrio, podemos explorar zonas de operaci´on m´as relevantes en t´erminos pr´acticos. Comenzaremos aplicando un voltaje al diodo de tal manera que la tensi´on positiva se dirija al c´atodo y la negativa al ´anodo (ver Figura 2.2). En la pr´actica, la aplicaci´on de esta diferencia de potencial equivale a establecer un campo el´ectrico en la misma direcci´on que el campo intr´ınseco de la regi´on de deplexi´on. Por lo tanto, estamos potenciando este campo el´ectrico, lo cual solo es posible si la carga que genera el campo, es decir, los iones aceptores y donadores, es mayor. De este modo, podemos deducir que la regi´on de deplexi´on aumentar´a con el voltaje aplicado en inversa. Debido al aumento de la regi´on de deplexi´on y del campo el´ectrico que se opone a la corriente de difusi´on, est´a claro que la corriente ser´a pr´acticamente nula en esta regi´on de operaci´on. 2.1.3. Diodo en directa La aplicaci´on de un voltaje externo con el terminal positivo conectado al ´anodo y el negativo al c´atodo (Figura 2.2) modifica la din´amica de la regi´on de deplexi´on. En este escenario, el potencial de la regi´on de deplexi´on disminuye, lo que conduce a una reducci´on en su tama˜no. A diferencia del caso anterior, la corriente de difusi´on se ve reforzada por el voltaje externo. De hecho, la disminuci´on del tama˜no de la regi´on de deplexi´on resulta CAP´ ITULO 2- Marco te´orico 15 np − − − − − − − − − − + + + + + + + + + + + + + + + + + + + + + + + + + − − − − − − − − − − − − − − − JD E +− V EV (a) Inversa np − − − − − − − − − − − − − − − − − − − − + + + + + + + + + + + + + + + + + + + + + + + + + − − − − − JD E +− V EV (b) Directa Figura 2.2: Configuraci´on de la uni´on pn en directa y en inversa en una intensidad en el diodo que se puede describir mediante la siguiente ecuaci´on: ID=ISeV/UT−1(2.1) donde la corriente ISes la corriente de fuga, la cual suele tener un valor inferior a 1 µA. La caracter´ıstica exponencial surge de que la concentraci´on de portadores minoritarios a lo largo de cada secci´on sigue tambi´en una ley aproximadamente exponencial. 2.1.4. Fotogeneraci´on Cuando un fot´on con energ´ıa suficiente impacta en la superficie del diodo, este tiene la capacidad de liberar electrones previamente ligados, generando pares electr´on-hueco. Si este proceso tiene lugar dentro de la regi´on de deplexi´on (ver Figura 2.3), el campo el´ectrico interno logra separar a los portadores, dirigi´endolos hacia las regiones donde estos son mayoritarios. De esta forma, se evita la recombinaci´on y se obtiene una corriente neta que fluye en direcci´on opuesta a la corriente natural del diodo. En cambio, si este proceso ocurre fuera de la regi´on de deplexi´on, es muy probable que los portadores minoritarios se recombinen antes de llegar a dicha regi´on. De hecho, la probabilidad de recombinaci´on aumenta exponencialmente con el tiempo, de forma que, si pasado un cierto periodo de tiempo denominado tiempo de vida media este no ha conseguido llegar a la regi´on de deplexi´on, el portador se recombinar´a. Este problema 22 3.1- Arquitectura del pixel ramp − + Voc Reset-pix lock V t Vmax Vmin S Q R Q RS Latch lock Reset-pix comp Figura 3.1: Esquem´atico del pixel sin la comunicaci´on con la periferia (Figura 3.3) suministrada por el diodo (es decir, el comparador alimenta al dispositivo con un nivel de Set alto), resulta en un estado alto de la se˜nal de salida lock. Es esencial asegurar un estado inicial fijo en este dispositivo para evitar un estado inestable en el que la salida no est´a definida y, por tanto, en el que se consume una gran cantidad de potencia. Cuando la se˜nal Reset-pix cambia a un estado bajo, el Reset conmuta a un estado alto, lo que hace que el RS Latch mantenga el estado anterior sin modificar su salida. Set (S) Reset (R) Q 0 0 Inv´alido 0 1 0 1 0 1 1 1 Mantiene Tabla 3.1: Tabla de verdad del RS latch dise˜nado con puertas NAND Cuando el comparador se activa, pasamos a un nivel de Set bajo y un nivel de Reset alto, lo cual provoca que la se˜nal lock conmute a un estado bajo (Tabla 3.1). Esta se˜nal se suministra a su vez a la puerta NOR de entrada, cuyo funcionamiento se puede observar en la Tabla 3.2. La puerta NOR solo suministra un nivel l´ogico alto cuando ambas entradas est´an en un estado bajo, es decir, cuando el comparador ha sido activado. Esta se˜nal se alimenta a la puerta de un transistor NMOS, el cual solo se activa ante niveles l´ogicos altos. Los transistores act´uan como interruptores l´ogicos, comport´andose como abiertos cuando est´an desactivados y como cortocircuitos cuando est´an activados. Por lo tanto, cuando el comparador conmuta, hace que el diodo se cortocircuite a tierra en ambos ter- CAP´ ITULO 3- An´alisis, simulaciones y resultados 23 Reset-pix lock comp Req-y Req-x Ack-y ramp Voc Reset-y Reset-x tint treset tread Figura 3.2: Cronograma del funcionamiento del pixel minales, permitiendo la descarga de los portadores fotogenerados y reduciendo la tensi´on Voc a 0 V. Se elige un NMOS en lugar de un PMOS porque los primeros transmiten m´as eficientemente niveles l´ogicos bajos cuando est´an activados, mientras que los segundos son m´as eficientes transmitiendo niveles l´ogicos altos. A B AND NAND NOR 0 0 0 1 1 0 1 0 1 0 1 0 0 1 0 1 1 1 0 0 Tabla 3.2: Tabla de verdad de las puertas AND, NAND y NOR Finalmente, el comparador vuelve a un estado l´ogico alto al hacer que la tensi´on de circuito abierto est´e de nuevo por debajo de la tensi´on de la se˜nal rampa. Este cambio se traslada al RS Latch, haciendo que mantenga al diodo cortocircuitado y manteniendo el nivel de lock en un estado bajo, ya que tiene un nivel Set yReset altos. Una vez que todos los p´ıxeles de la matriz han sido le´ıdos, se activa nuevamente el 24 3.1- Arquitectura del pixel M1 comp lock Reset-pix Reset-x Reset-y M2 Req-y M3 Req-x M4 Ack-y Figura 3.3: Esquem´atico de la comunicaci´on con la periferia del pixel. Las dimensiones de los transistores W(µm) L(µm) son: M1= 0.45/0.18, M2= 2/0.18, M3,4= 1.6/0.18, y est´an elegidas para que los transistores responsables de las peticiones sean capaces de vencer la carga capacitiva asociada a una fila o a una columna de 128 p´ıxeles Reset-pix, lo que resulta en un estado alto de lock. Esto a´ısla a los diodos, permiti´endoles volver a proporcionar la tensi´on de circuito abierto. Para que esto sea posible, tambi´en es necesario reiniciar la se˜nal rampa. De esta manera, aunque el diodo produzca una Voc alta, el comparador seguir´a manteniendo un estado alto, lo que permite mantener la se˜nal lock con el diodo aislado. Esta metodolog´ıa permite que los primeros p´ıxeles en ser le´ıdos sean aquellos con mayor energ´ıa, los cuales tendr´ıan un tiempo de integraci´on tint, como se muestra en la Figura 3.2. Puesto que estos p´ıxeles son los que m´as contribuyen a la imagen final, si fuera necesario acelerar el proceso de lectura, esto ser´ıa posible prescindiendo de los p´ıxeles menos energ´eticos. Adem´as, esta metodolog´ıa tambi´en nos permite la posibilidad de implementar una etapa de recolecci´on de energ´ıa (harvesting). Esto es posible porque los p´ıxeles que producen m´as energ´ıa son los que podr´ıan contribuir durante m´as tiempo a la autosuficiencia del sistema, ya que tienen un treset mayor (tiempo que permanecen cortocircuitados hasta el reinicio del p´ıxel) [25]. Ahora que hemos comprendido el funcionamiento principal del p´ıxel, podemos pasar a explicar la comunicaci´on con la periferia, tal como se muestra en la Figura 3.3, y el funcionamiento del protocolo AER que este implementa. El elemento principal de la periferia es el transistor PMOS que se encuentra en la esquina superior izquierda, ya que este controla cu´ando se env´ıan las solicitudes de lectura. La puerta de este transistor est´a controlada por una puerta NAND, cuya tabla de verdad se muestra en la Tabla 3.2. Esta CAP´ ITULO 3- An´alisis, simulaciones y resultados 25 Pixel Matrix AER Communication Y-Encoder Y-arbiter AER Communication X-Encoder X-arbiter Req-y2 Ack-y2 Req-yn Req-y2 Ack-y2 Req-yn Req-x2 Ack-x2 Req-xn Req-xn Req-x2 Ack-x2 Reset-x2 Reset-y2 Y2-Address X2-Address Figura 3.4: Ejemplo de funcionamiento del protocolo AER puerta solo activa el transistor PMOS cuando su salida es un nivel bajo, lo cual ocurre solo cuando tanto la se˜nal lock como la inversa de la salida del comparador est´an en un estado alto, es decir, justo cuando se dispara el comparador. Aunque las se˜nales mostradas en el cronograma de la Figura 3.2 parecen no presentar retraso, en realidad existe un peque˜no retraso desde que el comparador conmuta hasta que esta informaci´on llega al RS Latch, lo que provoca la conmutaci´on de la se˜nal lock. Este retraso se debe a las capacidades par´asitas inherentes al circuito. Para evitar solicitudes de p´ıxeles ya le´ıdos, el transistor PMOS solo se activa durante este peque˜no intervalo de tiempo entre retrasos, lo que hace necesario el uso de un condensador para mantener el nivel de la se˜nal. La se˜nal mantenida por el condensador se pasa a trav´es de un buffer para regenerar la se˜nal y asegurar que el transistor que solicita la lectura de la fila y,Req-y, se active correctamente. Cuando la fila yha sido le´ıda por la periferia, se recibe la se˜nal Ack-y en un estado alto, lo que provoca que la se˜nal Req-x conmute a un estado bajo, solicitando la lectura de la columna x. Una vez que se han le´ıdo ambas coordenadas del p´ıxel, se activan las se˜nales Reset-x yReset-y correspondientes a las coordenadas le´ıdas, lo que activa la 26 3.1- Arquitectura del pixel puerta AND (Tabla 3.2) y, por lo tanto, cortocircuita el condensador a tierra, evitando futuras solicitudes. En caso de que se imponga el reseteo del p´ıxel antes de su lectura completa, tambi´en se dispone de otro transistor NMOS que descarga el condensador cuando se activa Reset-pix. M5 VDDA vbias M3 vinn M1 VDDA M2 M0 vinp M6 vbias M4 vout current mirrors current mirror differential pair Figura 3.5: Esquem´atico del comparador del p´ıxel, donde se han representado los componentes internos, espejos de corriente y par diferencial, de forma esquem´atica para mayor claridad Para ilustrar el funcionamiento del protocolo AER, consideraremos un ejemplo en el que se activan simult´aneamente cuatro p´ıxeles, localizados en las filas y2eyn, y en las columnas x2yxn. Este escenario se muestra en la Figura 3.4 para facilitar su comprensi´on. Al igual que en el caso previo, las primeras solicitudes de lectura emitidas corresponden a las filas que contienen los p´ıxeles, en este caso, Req-ynyReq-y2. Estas solicitudes son recibidas por un bloque de comunicaci´on encargado de interpretar las peticiones y transmitirlas al arbitrador. Este ´ultimo decide cu´al solicitud atender primero a trav´es de algoritmos de tipo Winner-Take-All (WTA). Una vez seleccionada la solicitud ganadora, la informaci´on correspondiente es transmitida al Encoder, donde se codifica el n´umero de la fila en cuesti´on, para posteriormente retransmitirse a la matriz de p´ıxeles a trav´es CAP´ ITULO 3- An´alisis, simulaciones y resultados 27 de la se˜nal Ack-y2. Al recibir esta se˜nal, se habilita la lectura de las columnas en la fila espec´ıfica. De nuevo, enfrentamos la presencia de dos solicitudes, las cuales se dirigen a un segundo arbitrador siguiendo el esquema anteriormente descrito. Tras seleccionar la solicitud ganadora, se codifica la columna y, combinada con la informaci´on de la fila previamente codificada, obtenemos las coordenadas precisas del p´ıxel. Una vez registrada la posici´on, los bloques de comunicaci´on emiten se˜nales de reseteo para la fila y columna le´ıda, lo que bloquea ´unicamente al p´ıxel ya le´ıdo, dejando al resto en espera de su turno para la lectura. 3.2. An´alisis del comparador En la siguiente secci´on nos centraremos en el an´alisis del comparador, ilustrado en la Figura 3.5, dado que este elemento es el que limitar´a el comportamiento din´amico del circuito. Esto se debe a que es el ´unico componente anal´ogico del circuito, mientras que el resto est´a constituido por circuiter´ıa digital, la cual usualmente no es limitante en t´erminos de velocidad. En nuestro caso, el comparador se ha implementado mediante un amplificador operacional de transconductancia constituido por dos etapas (OTA de dos etapas). Aunque es un dispositivo de transconductancia, es decir, que transforma tensi´on en corriente, el OTA puede utilizarse como un amplificador de tensiones si su salida se conecta a cargas capacitivas. Esta condici´on se cumple en nuestro caso, puesto que la salida del comparador se conecta a la puerta del PMOS que controla las peticiones a la periferia y al RS Latch a trav´es tambi´en de la puerta de uno de sus transistores internos. El OTA de dos etapas est´a compuesto por tres espejos de corriente y un par diferencial, as´ı como de una segunda etapa amplificadora conectada en serie, como se puede observar en la Figura 3.5. Los espejos de corriente superiores se encargan de garantizar una corriente de polarizaci´on adecuada para asegurar el correcto comportamiento del circuito, es decir, con todos los transistores operando en saturaci´on fuerte. Por otro lado, la funci´on del espejo de corriente inferior es la de transmitir la corriente generada por el terminal negativo del par diferencial a la salida de la primera etapa (la puerta del transistor M4). Un espejo de corriente utiliza dos transistores, uno de los cuales se encuentra en configuraci´on de diodo (M1en el espejo inferior), con la misma tensi´on entre sus puertas 28 3.2- An´alisis del comparador para transmitir la corriente que entra por el drenador del transistor en configuraci´on de diodo al drenador del segundo transistor, logrando as´ı espejar la corriente. La corriente copiada puede generalmente amplificarse o reducirse en funci´on de la relaci´on entre los tama˜nos de los transistores que conforman el espejo de corriente. Por ejemplo, en el caso del espejo de corriente inferior: Iout =W LM0 W LM1 Iin (3.1) Es importante destacar que el transistor en configuraci´on diodo de los espejos de corriente superiores se conecta de manera externa a trav´es de vbias para controlar la corriente de polarizaci´on en caso de ser necesario. M5 VDDA vbias m1Ibias M3 vinn i− M1 VDDA M2 i+ i− M0 vinp M6 vbias m2Ibias M4 io1 vout1 io vout Ibias M7 Figura 3.6: Representaci´on de las intensidades inducidas en el comparador como respuesta a una excitaci´on diferencial de entrada. En verde se representan las intensidades debidas al par diferencial, en azul la debida al espejo de corriente NMOS y en violeta las debidas a la corriente de polarizaci´on externa. A su vez se representa en rojo el transistor de boosting incluido para mejorar el funcionamiento del circuito El funcionamiento del OTA de dos etapas est´a representado de forma esquem´atica en la Figura 3.6. Para comenzar, contamos con una corriente de polarizaci´on Ibias = 50 nA CAP´ ITULO 3- An´alisis, simulaciones y resultados 29 que se conecta externamente y es copiada por los espejos de corriente superiores. La primera etapa del OTA est´a conformada por el par diferencial y el espejo de corriente inferior, mientras que la segunda etapa est´a compuesta por un driver NMOS (M4) y un transistor PMOS que act´ua como carga (M6). Por la primera etapa circular´a una corriente de polarizaci´on m1Ibias y por la segunda, m2Ibias, donde m1ym2son los factores de amplificaci´on de cada uno de los espejos debido a la relaci´on de aspectos. En nuestro caso, seg´un podemos observar en la Tabla 3.3, m1=m2ya que las dimensiones de M5y M6las hemos seleccionado iguales. Adem´as, la ganancia del espejo de corriente inferior es unitaria. W L M0, M14.3µm 1 µm M2, M32.8µm 1 µm M42µm 230 nm M5, M61µm 2 µm M7340 nm 180 nm Tabla 3.3: Dimensiones de los transistores que conforman el comparador Para entender el comportamiento del comparador ante una excitaci´on diferencial en el par de entrada, debemos tener en cuenta que los transistores PMOS conducen m´as cuanto menor es su tensi´on de puerta, ya que se necesitan tensiones negativas para formar el canal de huecos a trav´es del cual se produce la conducci´on. Mientras que en el caso de los transistores NMOS, se requieren tensiones positivas para formar el canal conductivo de electrones. A continuaci´on, se enumeran los posibles casos que pueden darse: vinp > vinn: En este caso, el transistor M3conducir´a m´as que el transistor M2, haciendo que i−> i+y, por tanto, io1=i+−i−<0. Esto se traducir´a en una tensi´on de puerta negativa en M4, lo cual va a hacer que no conduzca, y, por tanto, que io=m2Ibias, cargando r´apidamente el condensador de salida y alcanzando as´ı un estado alto en la salida del comparador. vinp =vinn: Ahora ambos transistores del par diferencial conducen igual, por lo que io1= 0, esto se traduce en una tensi´on de puerta nula en M4, por lo que seguimos obteniendo una tensi´on alta a la salida. 30 3.2- An´alisis del comparador vinn > vinp: En este caso, el transistor M2va a conducir m´as, provocando que i+> i−yio1>0, lo cual genera una tensi´on de puerta positiva en M4, haciendo que drene parte de la corriente m2Ibias. Esto disminuir´a la tensi´on de salida conforme sea mayor la diferencia de tensiones entre vinn yvinp, hasta que M4drene toda la corriente disponible, obteniendo una tensi´on nula, y, por tanto, un estado bajo de salida. Para optimizar la respuesta del comparador ante el ´ultimo escenario presentado, se ha integrado en el circuito original un transistor de refuerzo, o boosting, PMOS (M7), tal como se muestra en la Figura 3.6. La finalidad de este componente adicional es que, cuando la salida del comparador comienza a disminuir, el transistor de boosting empieza a conducir, proveyendo una mayor corriente de polarizaci´on al par diferencial. Esto aumenta la diferencia entre las tensiones i+ei−, acelerando el paso al estado bajo. Este ajuste no incrementa significativamente el consumo del dispositivo, puesto que solo se activa durante el momento de comparaci´on. 100101102103104105106 f (Hz) 30 35 40 Mag (dB) 100101102103104105106 f (Hz) -80 -60 -40 -20 0 ?(/) X 252197 Y -45 X 243634 Y 38.3532 Figura 3.7: Diagrama de Bode del comparador. Se representa el ancho de banda y la posici´on del primer polo 3.2.1. Resultado de las simulaciones del comparador En la Figura 3.7 observamos el diagrama de Bode del comparador, en el que se representa la magnitud y la fase del mismo a lo largo de varias d´ecadas de frecuencia. En este CAP´ ITULO 3- An´alisis, simulaciones y resultados 31 caso, la magnitud m´as relevante es el ancho de banda, la cual nos da el rango de frecuencias en el que el comparador trabaja adecuadamente. Este se puede calcular mediante la ca´ıda de 3 dB en la magnitud, para la cual obtenemos un ancho de banda de 240 kHz. A su vez, la posici´on del primero polo podemos estudiarla como el punto a partir del cual obtenemos un desfase de −45◦, obteniendo una frecuencia de 250 kHz. Estos valores no son ´optimos para aplicaciones de v´ıdeo de alta calidad, pero nos servir´ıa por ejemplo para grabar v´ıdeo con una velocidad algo inferior a 30 fps con un sensor de 128 ×128 p´ıxeles y 7 bits de profundidad. Sat Jun 24 17:58:40 2023 -1.34840m μ -6.06193m -σ 3.36514m σ -10.7755m -2σ 8.07868m 2σ -15.4890m -3σ 12.7922m 3σ (cross(v("/Qout" ?result "dc") 0.9 1 "either" nil nil) - cross((v("/diode" ?result "dc") - v("/ramp" ?result "dc")) "0" 1 "either" nil nil)) No. of Samples 0.0 5.0 10.0 15.0 20.0 25.0 30.0 35.0 40.0 45.0 50.0 55.0 60.0 Values (m) -18.0 -16.0 -14.0 -12.0 -10.0 -8.0 -6.0 -4.0 -2.0 0.0 2.0 4.0 6.0 8.0 10.0 12.0 14.0 16.0 18.0 Number = 200 Mean = -1.34840m Std Dev = 4.71354m Figura 3.8: Histograma del an´alisis por Monte Carlo del offset del comparador para 200 iteracciones A continuaci´on, hemos realizado un an´alisis de Monte Carlo del comparador, centrando nuestra atenci´on en el offset del mismo. En este an´alisis, mantenemos una tensi´on constante en una de sus entradas (proporcionada por el diodo en fotovoltaica) y variamos la tensi´on de la otra entrada proporcionada por el DAC, con el objetivo de determinar la discrepancia entre la tensi´on de conmutaci´on y el punto de intersecci´on de la se˜nal rampa con la tensi´on del diodo, puesto que idealmente el comparador deber´ıa conmutar siempre en el mismo punto para una tensi´on de circuito abierto fija. Sin embargo, debido a los mismatches entre los transistores por el proceso de fabricaci´on, obtendremos un compor- 38 4.1- Dise˜no del sensor de imagen 20.2µm 20.4µm (a) Dimensiones del pixel (b) Pixel sin shielding Figura 4.1: Layout del pixel 4.1. Dise˜no del sensor de imagen Avanzando en el an´alisis del dise˜no, procedemos a estudiar el realizado para implementar el pixel con compresi´on logar´ıtmica y diodos operando en r´egimen fotovoltaico. En primer lugar, se ha priorizado la minimizaci´on del tama˜no del sensor en la medida de lo posible, puesto que, a menor tama˜no del pixel, mayor n´umero de ellos podremos integrar en la misma matriz, mejorando as´ı la calidad de imagen final, estando el n´umero ´optimo en unos 128 ×128 p´ıxeles [26]. Para ello, hemos optado por emplear transistores de dimensiones m´ınimas siempre que las condiciones lo permit´ıan. Como resultado, se ha conseguido un tama˜no compacto para el sensor, de aproximadamente 20 µm×20 µm, como se ilustra en Figura 4.1. La distribuci´on interna del pixel se muestra en la Figura 4.2. Para incorporar el condensador usado en el circuito de comunicaci´on con la periferia (Figura 3.3) hemos empleado una MIMCAP (Metal-Insulator-Metal CAPacitor), la cual es una estructura tipo metal-aislante-metal muy com´un en tecnolog´ıas CMOS, debido a su alta densidad de capacitancia y baja variabilidad. Para optimizar el espacio en el sensor, hemos dispuesto esta estructura encima del dise˜no f´ısico del comparador, sirviendo adem´as este de aislante para el propio circuito en cuesti´on. En los huecos del pixel se han implementado contactos CAP´ ITULO 4- Layout del sensor y de la matriz de p´ıxeles 39 Figura 4.2: Secciones del pixel. El bloque de puertas l´ogicas incluye la puerta NAND, AND y el segundo inversor, el bloque de NMOS peticiones engloba a los transistores encargados de las peticiones de lectura, el de NMOS cap incluye los transistores que se encargan de descargar el condensador y el bloque de diodo corte engloba la puerta NOR y el transistor encargados de cortocircuitar al diodo desde las v´ıas de alimentaci´on hasta el substrato y los pozos nwell. Esta disposici´on garantiza una correcta distribuci´on de los potenciales, esencial para el correcto funcionamiento del dispositivo. En una l´ınea similar, se ha integrado una matriz de alimentaci´on con todas las se˜nales que son comunes a los p´ıxeles. Esto es: Tierra, el ra´ıl de alta tensi´on del circuito (VDD) y la se˜nal rampa. Al distribuir estas se˜nales de forma homog´enea a lo largo del circuito (Figura 4.3a) evitamos la formaci´on de pozos de potencial, los cuales provocan ca´ıdas localizadas de voltaje debido a la resistencia interna de las v´ıas de interconexi´on. Estas ca´ıdas de voltaje pueden afectar al rendimiento del circuito, ya que los componentes de estas regiones pueden no recibir la tensi´on adecuada para su correcto funcionamiento. Adem´as, para reducir a´un m´as la posibilidad de formaci´on de pozos de potencial, hemos incrementado el ancho de estas v´ıas de alimentaci´on. Al aumentar el ancho de las v´ıas, disminuimos la resistencia el´ectrica que estas presentan. Esto se debe a que la resistencia de una v´ıa de interconexi´on es inversamente proporcional a su secci´on transversal (la cual aumenta con el ancho). En cuanto al rutado de se˜nales, hemos sido especialmente cautelosos para evitar cortos 40 4.1- Dise˜no del sensor de imagen (a) Matriz de alimentaci´on para Tierra (b) Ejemplo de rutado Manhattan Figura 4.3: Rutado de se˜nales o cargas capacitivas indeseadas. Estas ´ultimas, formadas cuando colocamos dos conductores demasiado cerca, pueden alterar las se˜nales el´ectricas que se transmiten por los conductores provocando comportamientos imprevistos. Para mitigar estos problemas, en nuestro dise˜no hemos utilizado una estrategia de rutado que asigna los buses horizontales a las v´ıas met´alicas de metales pares y los verticales a los impares. Esta estrategia, a menudo conocida como rutado Manhattan (Figura 4.3b) por su parecido con el trazado de las calles de la ciudad de Nueva York, ayuda a evitar que las v´ıas met´alicas que llevan diferentes se˜nales se coloquen demasiado cerca unas de otras. Adem´as, la tecnolog´ıa que hemos utilizado permite un total de 6 metales, lo que significa que podemos controlar el layout a diferentes alturas en el circuito integrado. En la jerarqu´ıa de niveles met´alicos, el grosor y la altura de los mismos aumentan conforme ascendemos. Es importante resaltar que un mayor grosor conlleva una reducci´on en la resistencia de la v´ıa, lo que puede favorecer la velocidad y eficiencia del dispositivo. Por esta raz´on, resulta ventajoso emplear los niveles met´alicos superiores para conexiones de mayor distancia, reservando los niveles inferiores para conexiones locales. El dise˜no de circuitos integrados est´a sujeto a diversas fuentes de interferencia, y una de las m´as notables es la radiaci´on electromagn´etica. Esta radiaci´on puede tener un impacto significativo en el rendimiento del circuito, generando ruido e incluso provocando errores de funcionamiento. Para combatir este problema, uno de los enfoques empleados en el dise˜no de circuitos integrados es el uso de t´ecnicas de shielding o blindaje. Esto se logra a trav´es del uso de materiales conductores que rodean la regi´on del circuito que se desea CAP´ ITULO 4- Layout del sensor y de la matriz de p´ıxeles 41 (a) Shielding con M5(b) Shielding con M6 Figura 4.4: Shielding con M5yM6de un cluster 2×2 proteger, formando as´ı una jaula de Faraday que impide la entrada de radiaci´on. Para ello, hemos empleado los metales 5 y 6 (Figura 4.4), puesto que son los metales m´as gruesos de la tecnolog´ıa, siendo m´as efectivos bloqueando la radiaci´on electromagn´etica. Adem´as de su funci´on de blindaje, estas capas de metal tambi´en desempe˜nan roles esenciales en la alimentaci´on del circuito. Hemos aprovechado la amplia superficie de estos metales para utilizarlos como nodos de alimentaci´on, con el metal 6 sirviendo como Tierra y el metal 5 como fuente de alimentaci´on (VDD). Esta doble funci´on permite una distribuci´on de potencia eficiente a trav´es del circuito, y minimiza la necesidad de v´ıas de conexi´on adicionales. Un desaf´ıo clave en nuestro dise˜no es mantener una alta resoluci´on en condiciones de baja luminosidad. En estos escenarios, la fotogeneraci´on es d´ebil y cualquier corriente de fuga podr´ıa hacer que no detect´asemos una tensi´on adecuada. Es por ello que hemos implementado el transistor NMOS encargado del cortocircuito del diodo con un transistor de ´oxido de puerta grueso. A pesar de su mayor tama˜no, estos dispositivos ofrecen voltajes umbrales m´as altos, siendo menos susceptibles a una activaci´on parcial debida, por ejemplo, a la propia agitaci´on t´ermica. Por tanto, al implementar este tipo de transistor, podemos asegurar que la corriente de fuga en el fotodiodo va a ser m´ınima. 4.2. Simulaciones post-layout Una vez completado el dise˜no del sensor, se procedi´o a realizar una serie de pruebas y simulaciones para validar la funcionalidad y el rendimiento del mismo. Inicialmente, se 42 4.2- Simulaciones post-layout 563 563.05 563.1 563.15 t(7s) 0 1 Req !y0 563 563.05 563.1 563.15 t(7s) 0 1 Req !y1 563 563.05 563.1 563.15 t(7s) 0 1 Req !x0 563 563.05 563.1 563.15 t(7s) 0 1 Req !x1 563 563.05 563.1 563.15 t(7s) 0 1 Ack !y0 563 563.05 563.1 563.15 t(7s) 0 1 Ack !y1 563 563.05 563.1 563.15 t(7s) 0 1 Reset !y0 563 563.05 563.1 563.15 t(7s) 0 1 Reset !y1 563 563.05 563.1 563.15 t(7s) 0 1 Reset !x0 563 563.05 563.1 563.15 t(7s) 0 1 Reset !x1 Figura 4.5: Comparativa en la lectura del sensor con par´asitos (representado en negro) y sin par´asitos (en rojo) llev´o a cabo una comprobaci´on de las reglas de dise˜no (Design Rule Check, DRC) para asegurar que todos los requerimientos establecidos por el proceso tecnol´ogico de UMC 180 nm se cumpl´ıan correctamente. Tras superar satisfactoriamente el DRC, se procedi´o a realizar una verificaci´on de la disposici´on de las capas (Layout Versus Schematic, LVS). El prop´osito de este test es asegurar que el layout se corresponde de manera exacta al esquem´atico original. A continuaci´on, se llev´o a cabo una extracci´on de par´asitos (Parasitic Extraction, PEX) y, para evaluar el impacto de estos par´asitos en el funcionamiento del dispositivo, se realiz´o una simulaci´on con los par´asitos en un cluster 2×2 (Figura 4.5). El resultado de esta simulaci´on se compar´o con la simulaci´on original, es decir, la que no inclu´ıa los efectos de los par´asitos. Como era de esperar, se observa que el dispositivo tarda m´as tiempo en ser le´ıdo como consecuencia de las cargas capacitivas parasitarias. Sin embargo, la lectura de los 4 p´ıxeles se realiza de forma satisfactoria, como podemos comprobar viendo el CAP´ ITULO 4- Layout del sensor y de la matriz de p´ıxeles 43 p-sub Deep n-well p-well n+ D1 Vn D2 D3 Vp (a) Capas del diodo D2 D1 Voc (b) Configuraci´on de doble diodo Figura 4.6: Dise˜no del diodo comportamiento de las se˜nales Reset, las cuales solo se activan una vez le´ıdo el p´ıxel. 4.3. Dise˜no del diodo El dise˜no del diodo fotovoltaico, que es un componente clave del pixel, se realiz´o cuidadosamente para asegurar la eficacia y eficiencia del dispositivo. Un aspecto importante del dise˜no es la inclusi´on de bloques dummy para se˜nalizar al fabricante que no deben depositarse capas met´alicas encima del diodo, ya que ello podr´ıa interferir con su funcionamiento ´optimo. En el dise˜no (Figura 4.6a), optamos por una estructura triodo que ha demostrado su eficacia en trabajos anteriores [27]. Esta estructura incluye tres diodos: el m´as eficiente, energ´eticamente hablando, se encuentra entre la capa deep n-well y la p-well. Un segundo diodo se establece entre la deep n-well y el sustrato de tipo p. Finalmente, se implementa un tercer diodo entre la difusi´on n+y la capa p-well. Para implementar la configuraci´on de diodo en fotovoltaica realizamos las conexiones mostradas en la Figura 4.6b, en la que cortocircuitamos la difusi´on n+con la deep n-well y la conectamos a Tierra, adem´as, nos conectamos al comparador a trav´es de la conexi´on Vprealizada en la p-well. Con esta configuraci´on el diodo D3no contribuye a la tensi´on total, puesto que se encuentra cortocircuitado, resultando en dos diodos conectados en paralelo. Si analizamos la tensi´on de circuito abierto que proporciona la estructura (cuando la intensidad por el terminal Voc es nula): 44 4.3- Dise˜no del diodo Vocdouble =UTln  1 + Iph1 IS1 1 + Iph2 Iph1 1 + IS2 IS1  (4.1) Podemos observar que obtenemos una mayor tensi´on que en el caso de un solo diodo (Ecuaci´on 2.3) siempre que Iph2 Iph1>IS2 IS1. Por lo general vamos a tener que IS1> IS2, puesto que el ´area del diodo formado por los pozos p-well ydeep n-well es superior al formado por la difusi´on y la capa p-well. Adem´as, puesto que hemos incrementado la extensi´on de la difusi´on n+, mejorando la fotogeneraci´on de Iph2vamos a obtener, en general, una mayor tensi´on que con un solo fotodiodo. Sin embargo, la relaci´on entre las fotocorrientes puede variar dependiendo del tipo de luz incidente, puesto que cada diodo es m´as perceptible a una longitud de onda o a otra dependiendo de su eficiencia cu´antica explicada en cap´ıtulos anteriores. 100102104 Illumination (lux) 100 150 200 250 300 350 400 450 500 550 Voc (mV) Single diode Double diode Figura 4.7: Gr´afica de la tensi´on de circuito abierto (Voc) frente a la iluminaci´on para una configuraci´on de un solo diodo y de doble diodo En la Figura 4.7, obtenido de [27], se muestra la relaci´on entre la tensi´on de circuito abierto y la luminosidad a temperatura constante. Se puede observar que la configuraci´on de doble diodo proporciona una tensi´on de circuito abierto mayor, excepto a baja iluminaci´on. Adem´as, la gr´afica ilustra c´omo el diodo produce una compresi´on logar´ıtmica del nivel de iluminaci´on tal y como esper´abamos, siendo esta m´as eficiente a baja iluminaci´on (en torno a 6 lx), donde la pendiente de la caracter´ıstica es m´as abrupta. Cabe mencionar, con respecto al proceso de fabricaci´on, que en el dise˜no del diodo CAP´ ITULO 4- Layout del sensor y de la matriz de p´ıxeles 45 Figura 4.8: cluster de 4 p´ıxeles se han implementado las capas p-well ydeep n-well colocando una capa T-well sobre un pozo n-well, puesto que la tecnolog´ıa empleada no dispon´ıa de esta opci´on. Asimismo, hemos situado el diodo en una esquina del pixel, de forma que, al crear la matriz, esta se pueda configurar mediante im´agenes especulares de los p´ıxeles. De esta manera, los cuatro diodos que pertenecen a una submatriz 2 ×2 (Figura 4.8) est´an todos en contacto, optimizando el espacio del mismo, ya que estos diodos pueden compartir la capa deep n-well, la difusi´on n+y el substrato, puesto que todos ellos se encuentran a tierra para todos los diodos, resultando en una ´area activa de 11.3µm×10.1µm. Adem´as, la conexi´on n-well a Tierra est´a compartida por los cuatro p´ıxeles para mejorar la polarizaci´on de la misma. Finalmente, se han recortado las esquinas exteriores de los p´ıxeles para evitar la creaci´on de campos el´ectricos de gran magnitud en estas ´areas. Este recorte es necesario para minimizar los efectos del fen´omeno conocido como el efecto punta, el cual puede causar una concentraci´on de campo el´ectrico en estas zonas y conducir a una ruptura diel´ectrica del medio. En la Figura 4.9 tenemos la matriz de 128 ×128 p´ıxeles resultante de acoplar 64 ×64 clusters como los observados en la Figura 4.8. Esta matriz cuenta con unas dimensiones de 2.6 mm ×2.6 mm. 46 4.4- Comparativa con el estado del arte Figura 4.9: Matriz de 128 ×128 p´ıxeles 4.4. Comparativa con el estado del arte Tabla 4.1: Comparativa de diferentes trabajos sobre sensores HDR Trabajo Bermak1[28] Vatteroni [29] Yang2[30] Este trabajo Tecnolog´ıa 0.35 µm 0.35 µm 0.18 µm 0.18 µm ´ Area del p´ıxel (µm2) 50 ×50 9.4×9.4 31.2×31.2 20.2×20.4 FF( %) 20 30 10.3 27 Pitch (µm) - 9.4 31.2 20.3 Resoluci´on 32 ×32 100 ×100 60 ×30 128 ×128 Rango din´amico (dB) >90 112 130 1403 Consumo (mW) 10 118 0.72 1.69 ×10−3 1posee resoluci´on regulable, como en nuestro caso, entre 4 y 8 bits 2se trata de un sensor DVS 3estimada de [21], el cual usa la misma arquitectura de fotodiodo La Tabla 4.1 muestra una comparativa de los par´ametros de nuestro sensor frente a otros sensores HDR. Resulta evidente que los valores obtenidos para Fill Factor,pitch y rango din´amico son altamente competitivos. Adicionalmente, su bajo consumo energ´etico facilita la implementaci´on de estrategias de harvesting, posibilitando as´ı la creaci´on de un sensor aut´onomo. Este balance de alto rendimiento y eficiencia energ´etica lo sit´ua como una opci´on prometedora en el mercado de sensores HDR. CAP´ ITULO 5 Conclusiones y l´ıneas futuras A lo largo de este Trabajo Final de Grado, se ha logrado la implementaci´on novedosa de un sensor logar´ıtmico con diodos operando en la regi´on fotovoltaica. Este avance representa un salto desde los convencionales fotorreceptores logar´ıtmicos utilizados en el dise˜no de sensores anteriores. La singularidad de este sensor no solo reside en el uso de los diodos en su forma fotovoltaica, sino tambi´en en la forma en que se lee cada p´ıxel. Se ha utilizado un enfoque de lectura innovador basado en una se˜nal rampa global. Este m´etodo permite que cada p´ıxel sea le´ıdo de forma aut´onoma, eliminando la necesidad de un control centralizado para el proceso de lectura. Esto es particularmente ´util cuando se combina con el protocolo de eventos direccionables as´ıncronos (AER) que hemos implementado, lo que permite una eficiencia de lectura del p´ıxel significativamente mejorada en comparaci´on con los trabajos previos. El uso de diodos en la regi´on fotovoltaica ha proporcionado buenas cifras en t´erminos de consumo de energ´ıa y par´ametros geom´etricos. Esto se traduce en una notable reducci´on del consumo de energ´ıa, as´ı como una disminuci´on del espacio que ocupa cada p´ıxel, en comparaci´on con otros sensores de alto rango din´amico (HDR) existentes. El consumo total del sensor se ha determinado en 1.69 µW. Sin embargo, cabe mencionar que este valor puede ser enga˜nosamente alto, ya que no refleja el consumo medio del sensor en operaci´on real. Una vez que los p´ıxeles se han le´ıdo, entran en un estado de baja potencia y consumen menos energ´ıa, por lo que se espera que el consumo medio de la matriz de p´ıxeles sea a´un menor. Los par´ametros geom´etricos obtenidos han demostrado ser muy 47