scieee Open visual document viewer

Controladores digitales estocásticos

Quero Reboul, José Manuel; García Franquelo, Leopoldo

Abstract

En este artículo se presenta la realización de controladores clásicos basados en el procesamiento lógico estocástico. Se aporta una descripción de las operaciones aritméticas básicas -suma, resta, multiplicación e integración. EI objetivo de esta arquitectura es proporcionar un conjunto de circuitos simples que permitan realizar estas operaciones con circuitos digitales simples. Como resultado de ello se pueden sintetizar controladores empleando dispositivos lógicos programables (FPGA). EI circuito desarrollado es aplicado a un sistema real con el uso de un convertidor analógico estocástico (ASC).

Full text

Con olado es Digi ales Es ocas icos J.M.Que o and L.G.F anquelo Dp o. de Ingenie ia de Sis emas y Au oma ica Escuela Supe io de Ingenie os A da. Reina Me cedes sin 41012 Se illa Resumen. En es e a iculo se p esen a la ealiza ion de con oladc es clasicos basados en el p ocesamien o J6gico es ocas ico. Se apo a una desc ipcion de las ope aciones a ime icas biisicas -suma, es al mul iplicacion e in eg acion. EI ob- je i o de es a a qui ec u a es p opo ciona un conjun o de ci cui os simples que pe mi an ealiza es as ope acio- n es con ci cui os digi ales simples. Como esul ado de ello se pueden sin e iza con ol ado es empleando disposi i os logicos p og amables (FPGA). EI ci cui o desa ollado es aplicado a un sis ema eal con el uso de un con e ido analogico es oca. ico (ASC). 1. In oducci6n. En el p ocesamien o es ocas ico, los alo es son codi i- cados en una mane a especial. Cada se nal es ep esen ada po una secuencia de pulsas digi ales que om an alo es 0 y 1 alea o iamen e. La p obabilidad de que el pulso ome un ni el al o es el alo de la se ial. La mul iplicacion de dos secuencias es ocas icas se lle a a cabo median e un simple pue a AND, dado que la p o- babilidad de que su salida es e a uno es el p oduc o de p obabilidades de las senales de en ada, siemp e qUE': los enes de pulsos sean independien es. La sum a de can i- dades es ocas icas ambien puede se ealizada median e ci c ui os simples [1] . EI uso de logica es ocas ica educe signi ica i amen e la can idad de ci cui e ia necesa ia, y po ello su ealizacion puede se Ile ada a cabo median e ci cui os JOgicos p o- g am abIes [2J. EI uso del p ocesamien o es ocas ico de senales en cam- pos an a iados como sis emas de con ol y il os digi a- les aumen an el in e es en es e ipo de compu acion, donde - 272- es necesa io lIe a a cabo un ele ado Dume o de p oduc- os y sumas. EI p ocesamien o de senales es ocas icas ha sido ambien empleada con exi o en la ealizacion de edes neu on ales a i iciales [3]. [4]. [5J. En es e a iculo se p esen an los bloques ba.sicos de los sis emas 16gicos es ocas iC08. P ime o se in oducen los pulsos es ocas icos con signo que pe mi en ep esen- a magni udes comp endidas en el in e alo [-1, 1J em· pleando un en de pulses alea o ios. Pos e io men e se p esen a la sum a y la mul iplicacion de es os enes de pulses usando simplemen e pue as OR y XNOR espec· i amen e. En base a los bloques an e io es se de ine el in eg a- do es oca.s ico. Es e disposi i o inco po a un compo a- mien o dinamico que es uncion de la ecuencia de abajo del sis ema. Con obje o de pode conec a los con ol ado es digi ales es ocas icos esul an es di ec amen e al en o no digi al se desc iben los con e ido es co espondien es. EI conjun o de con e ido es y con ol ado es es- ocas icos se ha aplicado al con ol de un sis ema de p ime o den pa a compa a sus p es aciones an e eon olado es anal6gicos con encionales. 2. A i me ica Es ocas ica. La codi icacion de magni udes eales comp endidas en el in e alo [0 , 1J se ealiza median e el empleo de un en de pulses es oca. icos, cuyo alo medio (mime o de pulses con alo logico 1 di idido po el nume e o al de pulses) ep esen e la magni ud deseada ( e Fig 1). La codi i- caeion de magni udes eon signo, es deei pe enecien es al in e alo [-1, 1J se p oduce de igual mane a, sin na. que conside a la aslaci6n eo espondien e en la in e - 4 media=: -, eloj Figu a 1: Rep esen acion es ocas icas de magni udes e a- les . p e acion del alo codi icado. A 10 la go de 10 expues o en es e a iculo se emplea a. es a segunda codi ica ion. Bajo es as condiciones los ci cui os pa a ealiza las ope- a iones de su na y p oduc o se mues an en Fig 2. a-{>o- -a b aD : ~D- k*a Figu a 2: Ci cui os a i me icos es ocas icos blisicos La adicion de senales es oca.s icas se ealiza median e la combinacion de ambos pulsos de en ada median e una pue a OR . Ob iamen e el esul ado ob enido es di idido po dos. Es e esquema, aunque ha sido u ilizado con an- e io idad, p esen a una ue e co elacion espec o a los pulsos de en ada si se emplea un eloj pa a e ec ua dicba mul iplexion. En es e a iculo se e ec ua la mul iplexion con la ayuda de un en de pulsos es ocas icos de alo me- dio 0.5. El cambia de signa de una magni ud es oc'as ica se consigue median e una simple pue a in e so a, po 10 que la es a es inmedia a a pa i de la suma . La mul iplica ion de magni udes es ocas icas con signa se e ec ua di ec amen e con la ayuda de una pue a XOR . Ob iamen e las limi aciones que p esen an es os esque- mas empleados es el de la sa u acion inhe en e al sis ema de ep esen acion. Pa a soslaya es e p oblema se debe e ec ua un escalado ap opiado de las magni udes de en- ada. 3. In eg ado Es ocas ico. -273 - El in eg ado es ocas ico es a compues o po un con a- do que se inc emen a 0 dec emen a aco de con la di e- encia en e el alo es ocas ico de en ada y el alo que con iene. EI esque ma p opues o se mues a en Fig. 3. La con e sion digi al es ocas ica del alo acumulado en el con ado se consigue a pa i de la compa aci6n de dicho alo digi al con un alo digi al pseudo-alea o io gene ado a pa i de un egis o de desplazamien o ealimen ado (LFSR) ?? La cons an e de iempo de in eg acion depende del mime o de bi s del con ado , como se mues a en la ecuacion 1, don de T es el pe iodo de eloj del sis ema. 2 J(/ = (2" _ l)T (1) Las espues as de las ealjzaciones digi al y es ocas ica del in cg ado sc mues an en la Fig. 4. Puede obse a se el uido inhe en e supe pues o en la salida es ocas ica del in eg ado . Es e alo de uido puede se limi aclo aumen- ando el amano del con ado ( e Fig. 3) Figu a 3: Diag ama de Bloques del In eg ado Es ocas ico .. .. 0 ~ .. o ....... - .. ... . ...... .. c_ ~ I 50 ,., '50 ... '" ... ... ... Figu a 4: Respues a del in eg ado es ocas ico. Es de des aca que el compo amien o del sis ema digi- al es muy simila al de su homonimo analogico, dado que el pe iodo del eloj del sis ema es ocas ico es mucho meno que la cons an e de iempo del in eg ado . Es e hecho es de des aca dado que a a pe mi i sin e iza l os co n ol a- do es anal6gicos con encionaJes sin necesidad de emplea ecnicas digi ales, como es el caso de la ep esen acion en a iables disc e as. 4. Ci cui os de Con e sion. O a de las en ajas mas ele an es del empleo del p o- cesamien o es ocas ico es la ausencia de ci cui os mues- eado es, imp escindibles en los sis emas de con ol pu- amen e digi ales. S610 es p eciso e ec ua la con e sion de las sen ales ana16gicas a es ocas icas y ice e sa de mane a con inua. 4. 1. Con e sion es oc is ica-anal6gica La con e sion es ocas ica-analogica se ealiza simple- men e con un il o RC paso bajo, sin mas que de e mina la p ecision de la con e sion en base al uido supe pues o al alo medio esul an e. La exp esion el espec o de un pu lso es ocas ico ha sido ob enida en [6] y iene dada po la ecuacion 2. 2 1- cos(wT) IS(w)1 = 2l P 6(w) + 2pqT (wT)2 (2) y es '; ep esen ada en Fig 5. .., o. , o , o .• 0. ' o. , 0.' ., ., .... ll lP11 Figu a 5: Espec o de po encia de una se ial es ocas ica. En la misma !l e encia bibliog a ica se demues a que el il o paso bajo debe cumpli (3) donde W ma de ine el il o id e al , w" . es la ecuencia del eloj del sis ema y n es el nume o de bi s empleado pa a la codi icacion digi al del nume o analogico de mayo p e- cision posible con la con e sion plan eada. -1.£. Con e sion analogica-es oc i s ica La con e sion es ocas ica-analQogica ha sido amplia- men e es udiada en [7] . EI esquema mos ado en Fig 6 cons a de un gene ado de nume os alea o ios basado en un LFSR, el cual pe mi e gene a alo es analogicos alea o ios. Dichos al o es son compa ados con el alo analogico a con e i pa a p oduc i el en es ocas ico co- espondien e. VALOR ANALOGlCO D.A.C. COMPAIWXlR ANALOGICXl TREN IlEPULSOS ALEATORIO Figu a 6: Con e ido analogico es ocas ico 5. Ejemplo de Aplicacion: con olado PI es- ocas ico En base a los bloques es ocas icos desa ollados en la secciones 2 y 3 y de los in e ases de la seccion 4, Be puede desa olla cualquie a qui ec u a pe enecien es a con o- lado es analogicos c1asicos. Como ejemplo se ha elegido un con olado PI con encional. En la Fig 7 Be muesl an el diag ama de bloques y los pa ame os del sis ema y eI con olado elegidos. Fig 8 p esen a la ealizacion d el con olado empleando logica es ocas ica y los con e lido es empleados. EI con olado es ocas ico se ha oin e izado empleando una FPGA I020A de Texas Ins umen s. la ecuencia del cloj del sis ema cs 26Khz. Dicha ecuencia es a limilada po las necesidades del con e ido analogico es oc8.s ico, implemen ado con disposi i os disc e os. Sin emba go es su icien e apido pa a pe mi i la sin esis del con olado en a iables con inuas. EI in eg ado posee un con ado e e sible de 18 bi s, al igual que el gene ado de nume os alea o ios. - 274- + - +,..,. ;---"-. '" + ~ b, s+~ sis ema: con olado . ~- .=0 .1 a =0.1 , b=O.1 ~ =0.1 b y s+a ~=o . 1 Figu a 7: Diag ama de bloques del sis ema y del con ~ lado . . ---- --. --_ .. _.0 "FPG;"-- -- - ---- - ---- ----: "'" . .1 b I y + + ~...L --" . --" "'0.. analog. .. & I + Y s:~ ~ COOV. anal.,. _ . _. __ - - - - _0 __ • _0 _____ 0 _______________ 01100. Figu a 8: Diag ama de bloques de la aplicacion. EI esquema p opues o ha sido compa ado con su eali- zaci6n ana16gica co espondien e, ob eniendo las espues- as ep esen ad as en Fig 9. 6. Conclusiones Se ha desa ollado un con olado es ocas ico basado pu amen e en ci cui eda digi al. La can idad educida de pu e as 16gicas necesa ia pe mi e Sll ealizacion empleando disposi i os FPGAs. EI ejemplo mos ado, a pesa de su simplicidad, pone de mani ies o la posibilidad de diseiia con ol ado es mas complejos con la ayuda de los bloques de compu a ion es ocas ica in oducidos en es e a iculo. Las ca ac e is icas mas des acadas de es as ealizaciones son su acil con igu acion a pa i del c,;,lculo anal6gico, inhe en e inmunidad al uido, su p og amabilidad y sim- plicidad en cuan o a ealizacion elec onics. Los esul ados expe imen ales no solo con i m an la a- lidez de es a ap oximacion, sino que ambien sugie e el uso de a qui ec u as es ocas icas pa a con ol ado es mas com plejos, como es el caso de edes neu onales y logica ho osa. O.s 0.3 .0 .2 Sl ll macon con._ .. lOCaI lco .o . 7~----------~~------------~------------~ 0.0 20 .0 40,0 60.0 Figu a 9: Respues a del con olado es ocas ico y del con- olado con encional BIBLIOGRAFIA [1) C.L. Jane , J.M. Que o and L.G. F anquelo. Fully Pa allel Summa ion in a New S ochas ic Neu al Ne - wo k A chi ec u e. IEEE In . Con! on Ne. ol Ne - wo ks, San F ancisco, pp. 149S-1503. 1993 . [2) Max an Daalen, Pe e Jea ons and John Shawe- Taylo . A S ochas ic Neu al A chi ec u e ba Ex- ploi s Dynamically Recon igu able FPGAs. P oc. o he IEEE NAPA Con! on FPGAs , pp. 202-21l. 1993. [3) Y. Kondo and Y. Sawada. Func ional Abili ies o a S ochas ic Logic Neu al Ne wo ks IEEE T ans. on Ne. ol Ne wo ks, ol.3, pp. 434-443, 1992. [4) D.E. Van den Bou and T.K. Mille III. A Digi al A chi ec u e Employing S ochas icism o be Simu- la ion o Hop ield Neu al Ne s. IEEE T ans. on Ci - cui and Sys ems, o1.36, pp. 732-738. 1989. [5) W. Wike, D. E. Van den Bou and T.K. Mille III The VLSI Implemen a ion o STONN. IEEE In . Join Con! on Neu ol Ne wo ks, ol.2, pp. 593-598, 1990. [6) J.G.O ega, C.L. Jane , J.M.Que o and L.G .F anquelo. Analog o Digi al and Digi al o Analog Con e sion Based on S ochas ic Logic. IEEE Indus ial Elec onic Con e ence, O lando, 1995 [7) J.G.O ega, J.M.Que o, C.L.Jane and L.G.F anquelo. In e aces o S ochas ic Logic: Applica ion o S och •• ic Neu ol Ne wo k. Fi s In . - 275- Con . on Elec onics, Ci cui s and Sys ems, Cai o, 1994. [8 J W.W. S i le . High Speed Compu ing De ices. McG aw-Hili, New Yo k. 1950. [ 9J W.J. Poppelbaum. S a is ical P ocesso s . Ad an ces in Compu e s. Academic P ess, ol. 17 , pp. 187-23 0. 1976 [I OJ W.J. Poppelbaum, A.Dollas, J.B. Glickman and C. O'Toole. Una y P o ce ssing. Ad ances in Compu e s. Academic P ess. 1987 [ll J J.M. Que o, J.G. O ega, C.L. Jane and L.G. F an- quelo. VLSI Impleme a ion o a Fully Pa allel New S ochas ic Neu al Ne wo k. IEEE In/. Can/. on Neu al Ne wo ks, ol. 4, pp. 2040-2045, 1994 . [ 12J B.R.Gaines, S ochas ic Compu ing Sys ems. Ad an- ces in In o ma ion Sys ems Science,2 , pp. 37-172, 1969. [i3J J .G .O ega, J .M.Que o , C.L.Jane y L.G.F anquelo. " Synap ic Weigh Gene a ion in VLSI S ochas ic Neu al Ne wo ks: A No el App oach ." IWANN '95. To emolinos (Spain),1995. [1 4} W. Pe e son. E o Co ec ing Codes. MIT P ess. 1972. - 276-