Repositorio Institucional de Documentos

Trabajo Fin de Máster Control digital de un convertidor realimentación lineal del estado Máster en Ingeniería Electrónica Roberto Velázquez Millán Escuela de Ingeniería y Arquitectura Trabajo Fin de Máster MEMORIA Control digital de un convertidor Buck mediante realimentación lineal del estado Máster en Ingeniería Electrónica Autor Roberto Velázquez Millán Director/es Luis Ángel Barragán Pérez Carlos Sagüés Blázquiz Escuela de Ingeniería y Arquitectura Universidad de Zaragoza 2013 mediante Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 1 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado CONTROL DIGITAL DE UN CONVERTIDOR BUCK MEDIANTE REALIMENTACIÓN LINEAL DEL ESTADO RESUMEN Aunque el control de un convertidor CC-CC Buck está hoy en día ampliamente desarrollado, se considera de interés académico el estudio de un control más avanzado del mencionado convertidor mediante realimentación lineal del estado. De esta forma se profundiza en los conocimientos de control y electrónica de potencia a la vez que se ahonda en el dominio de herramientas de simulación y análisis. En este Trabajo Fin de Máster se presenta el control digital por realimentación del estado de un convertidor Buck. La implementación se realiza en coma fija sobre una FPGA. Los fundamentos básicos se obtienen de las asignaturas “Control de etapas electrónicas de potencia” y “Modelado de convertidores electrónicos de potencia” del Máster de Ingeniería Electrónica y de la asignatura “Ingeniería de control” optativa de 5º curso Ingeniería Industrial. Se usan referencias específicas que se detallan en la memoria para conseguir de forma ordenada el objetivo planteado. Los aspectos más destacados se resumen de la siguiente forma: Estudio del estado del arte en cuanto a control de convertidores electrónicos de potencia consultando publicaciones científicas y libros. Se obtiene el modelo dinámico del convertidor Buck. Este modelo se utiliza en el planteamiento del esquema de control. Además se realiza un modelo conmutado del convertidor que se utiliza en las simulaciones. Se realiza el cálculo de la ley de control y se plantea el esquema de control. Las simulaciones en bucle cerrado permiten obtener conclusiones que llevan a simplificaciones y decisiones útiles a la hora de implementar el control digital en una FPGA. Se compara mediante simulación el control del convertidor Buck mediante realimentación lineal del estado y un control modo tensión, se señalan ventajas e inconvenientes de uno y otro. Adicionalmente se simula un control mediante realimentación del estado basado en un esquema con observador, comparándose con el control por realimentación del estado formal. Se simula en coma fija la implementación que se ha decidido realizar en VHDL sintetizable en la FPGA. Se desarrolla un programa de testbench en VHDL no sintetizable para simular el control digital. Se simula el control en coma fija por realimentación lineal del estado en VHDL sintetizable y se implementa el control digital en la FPGA. Se desarrolla un interfaz de usuario acorde a la tarjeta de evaluación de la FPGA que se dispone. Se realizan mediciones y toma de datos experimentales. Los datos tomados se comparan con los obtenidos en simulación. Como posible continuación del trabajo, se analizan las razones por las que sería de interés la implementación en coma fija en una FPGA de un control por realimentación del estado basado en un esquema con observador. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 2 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado INDICE 1 Introducción ................................................................................................................. 4 1.1 Antecedentes ........................................................................................................... 4 1.2 Objetivos y alcance ................................................................................................. 5 1.3 Organización de la memoria ................................................................................... 6 2 Modelado del convertidor ........................................................................................... 7 2.1 Convertidor Buck ................................................................................................... 7 2.2 Modelo de estado de pequeña señal ....................................................................... 8 2.2.1 Modelo promediado de gran señal .................................................................. 8 2.2.2 Modelo de pequeña señal ................................................................................ 9 2.3 Modelo de estado conmutado ............................................................................... 10 3 Diseño del control digital .......................................................................................... 13 3.1 Esquema de integradores ...................................................................................... 13 3.2 Simulación en números reales .............................................................................. 14 3.2.1 Instante de muestreo ...................................................................................... 14 3.2.2 Aproximación del estado por la salida .......................................................... 15 3.2.3 Efecto de antiwindup ..................................................................................... 16 3.2.4 Comparación con control modo tensión ........................................................ 17 3.2.5 Esquema de control con observador .............................................................. 19 3.2.6 Comparativa por número de productos ......................................................... 21 3.3 Simulación en coma fija ....................................................................................... 21 3.3.1 Simplificaciones adoptadas ........................................................................... 21 3.3.2 Formatos numéricos ...................................................................................... 22 4 Implementación en FPGA ........................................................................................ 25 4.1 Testbench en VHDL ............................................................................................. 25 4.1.1 Modelado del convertidor conmutado ........................................................... 25 4.1.2 Modelado del conversor ADC ....................................................................... 25 4.1.3 Modelado del modulador ............................................................................... 26 4.1.4 Modelado del control en números reales ....................................................... 27 4.1.5 Simulación en números reales ....................................................................... 27 4.2 Descripción en VHDL sintetizable ....................................................................... 27 Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 3 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 4.2.1 Control del conversor ADC ........................................................................... 28 4.2.2 Modulador ..................................................................................................... 28 4.2.3 Control y formatos numéricos ....................................................................... 29 4.2.4 Interfaz de usuario ......................................................................................... 31 4.2.5 Simulación en coma fija ................................................................................ 32 4.2.6 Implementación en la FPGA ......................................................................... 32 5 Resultados experimentales ........................................................................................ 33 5.1 Banco de pruebas utilizado ................................................................................... 33 5.2 Resultados y comparación con simulación ........................................................... 33 6 Conclusiones y lineas de trabajo futuro .................................................................. 38 6.1 Conclusiones ......................................................................................................... 38 6.2 Líneas de trabajo futuro ........................................................................................ 38 Anexo A1: Modelo de gran señal ................................................................................ 42 A1.1 Notación de variables ........................................................................................ 42 A1.2 Datos .................................................................................................................. 42 A1.3 Modelo de estado durante t ON ............................................................................ 43 A1.4 Modelo de estado durante t OFF ........................................................................... 44 A1.5 Modelo de estado durante ∆ .............................................................................. 45 A1.6 Modelo promediado de gran señal ..................................................................... 46 Anexo A2: Modelo de pequeña señal .......................................................................... 48 A2.1 Introducción de una perturbación p(t) ............................................................... 48 A2.2 Linealización de la ecuación de estado .............................................................. 48 A2.3 Linealización de la ecuación de salida ............................................................... 50 A2.4 Modelo de estado de pequeña señal del convertidor Buck ................................ 50 Anexo A3: Contenido CD anexo ................................................................................. 51 A3.1 Código Matlab ................................................................................................... 51 A3.2 VHDL no sintetizable ........................................................................................ 51 A3.3 VHDL sintetizable ............................................................................................. 51 Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 4 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 1 INTRODUCCIÓN El modelado y control de los convertidores electrónicos de potencia de continua a continua CC está ampliamente desarrollado, entre estos convertidores se encuentra el Buck objeto de este proyecto. Para la implementación de un control mediante realimentación lineal del estado en coma fija en una FPGA, resulta a la vez una motivación y una exigencia la conjugación de conocimientos por una parte de control y por otra de electrónica. En el desarrollo de este proyecto se realizan diversas simulaciones comparándose resultados, en el análisis de estas simulaciones se profundiza en lo predicho por la teoría de control y la teoría de electrónica de potencia. De la misma manera se profundiza en el uso de herramientas de simulación y análisis de los resultados de las simulaciones, así como en el uso de herramientas para la implementación del control en VHDL sintetizable en la FPGA. 1.1 Antecedentes Los convertidores CC-CC son sistemas variantes en el tiempo y no lineales. Por esta razón no resulta posible la aplicación directa de las técnicas clásicas de control lineal. Para el diseño de controles lineales, se han desarrollado por ejemplo en [1, pp. 187-213] modelos promediados que permiten obtener un modelo lineal en pequeña señal. En estos modelos la pequeña señal es considerada sobre el valor promedio de las variables en un periodo de conmutación T SW . Dependiendo de si la corriente por la bobina llega a anularse o no, se tienen modelos promediados para modo de conducción continuo CCM y para modo de conducción discontinuo DCM, siendo en ambos modelos la relación de servicio d(t) la acción de entrada al modelo del convertidor. Además de depender de las no idealidades de los componentes del convertidor, la relación de tensiones entre la salida y entrada del convertidor dependen en modo de conducción continuo de la relación de servicio d(t), mientras que en modo de conducción discontinuo dependen además de la frecuencia de conmutación f SW y de la carga. En [1, pp. 187-213] se presenta el control tradicional en modo tensión y en [1, pp. 439-489] el control tradicional en modo corriente de pico. El control modo tensión presenta una única realimentación con la tensión de salida v O (t) mientras que el modo corriente de pico se realiza una realimentación con la tensión de salida y otra con el valor de pico de corriente por la bobina i L (t). El control en modo corriente de pico presenta la desventaja de ser inestable para una relación de servicio superior a 0.5 necesitando de una rampa adicional de estabilización. En [2] se desarrolla un control modo corriente basado en la corriente media por la bobina donde no se hace necesaria la rampa de estabilización. En [3] se desarrolla un control mixto de tensión y corriente que ofrece un mejor rendimiento que un control PI convencional. Un control que además necesita la medida de la corriente i L (t) presenta la desventaja de coste económico frente a otro que únicamente precisa la medida de v O (t). En ese contexto se plantea el control por realimentación lineal del estado en el convertidor CC-CC con la obtención de un modelo de pequeña señal como ilustra [1, pp. 213-226] y la aplicación de esquemas de control propios de la realimentación lineal del estado [4]. A priori, la ventaja de la realimentación de estado es la ubicación exacta de polos, lo que debe de resultar en una mejor respuesta dinámica. El control por realimentación del estado toma mayor importancia cuando el convertidor a controlar no es estable realimentando únicamente en tensión, un caso de este tipo se desarrolla en [5]. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 5 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Por otra parte, la utilización de circuitos integrados de ejecución concurrente como son las FPGA en el control digital de un convertidor CC-CC permiten la lectura simultánea de la tensión v O (t) y la corriente i L (t). Esta ventaja junto con una representación interna de datos en coma fija hace posible alcanzar frecuencias de conmutación y muestreo más elevadas que las que se consiguen con un microcontrolador y que los dispositivos de potencia actuales pueden perfectamente alcanzar. 1.2 Objetivos y alcance Los objetivos que se proponen son: - Estudiar en simulación la forma más viable y práctica de implementar un control digital en coma fija mediante realimentación lineal del estado de un convertidor Buck en una FPGA. - Implementar el control por realimentación de estado en una FPGA en coma fija. - Realizar pruebas reales en laboratorio y comparar con las simulaciones. Como banco de pruebas se dispone de un convertidor Buck de pequeña potencia (2.5 W) montado en un circuito impreso y de una tarjeta de evaluación de una FPGA comercial. Para alcanzar los objetivos expuestos se llevan a cabo las siguientes tareas: - Se modela el sistema y se estudia su dinámica con objeto de establecer una especificación coherente en las prestaciones del control a realizar. Se plantea un esquema de control basado en realimentación del estado y se calcula la ley de control. El esquema de control planteado debe disponer de un integrador del error de la tensión de salida v O (t) de forma que se garantiza el error de posición cero. Se desarrolla un modelo conmutado del convertidor que se utiliza en simulación. - Se simula en números reales el esquema y ley de control utilizando el modelo conmutado mencionado. En esta simulación se estudian detalles clave a tener en cuenta en la posterior implementación en la FPGA, como son el instante de medida o la utilización de la salida en lugar del estado en el cálculo de la acción. Se realiza una comparativa con un control tradicional en modo tensión señalando las diferencias con el control por realimentación del estado. Se plantea un esquema de control basado en observador y se comprueba su funcionamiento en simulación, se compara con el control por realimentación del estado sin observador. Como conclusión de la simulación en reales se toman una serie de decisiones acerca de cómo se realiza la implementación en coma fija en el control digital en la FPGA. - Aplicando las conclusiones obtenidas en la simulación en reales, se simula en coma fija planteando los formatos numéricos de las variables, la precisión a utilizar en las medidas y en la relación de servicio. Se comprueba que el control en magnitudes cuantizadas funciona y alcanza el error cuantizado cero. - Se modela en VHDL no sintetizable un testbench del convertidor conmutado Buck, modulador PWM, conversor analógico a digital ADC y control en números reales. Con esto se realiza una simulación en lazo cerrado en números reales donde se validan los modelos del convertidor Buck y conversor ADC. - Se describe en VHDL sintetizable el modulador PWM, lectura del ADC, control en coma fija y un interfaz de usuario que permite mediante pulsadores interactuar con el control y visualizar el estado en un visualizador led de 7 segmentos. Se realiza una simulación en lazo cerrado en coma fija donde se Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 6 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado utilizan el convertidor Buck y el ADC previamente modelados. En esta simulación se comprueba que el control alcanza el error cuantizado cero. - Se configura la FPGA con el fichero de configuración obtenido y se realizan medidas experimentales en laboratorio. Las medidas capturadas se comparan con las previamente obtenidas en simulación en números reales. - Se extraen conclusiones finales del desarrollo del proyecto y se plantea una posible continuación del trabajo. 1.3 Organización de la memoria En el capítulo 2 se obtiene el modelo de pequeña señal del convertidor Buck objeto de estudio en este trabajo, se trata de un convertidor con no idealidades en los componentes. El modelo de pequeña señal es el utilizado para el cálculo de la ley de control y esquema de control aplicados. Se obtiene además el modelo conmutado que se utiliza en simulación para el testeo del control. En el capítulo 3 se realiza el cálculo de la ley de control y el planteamiento del esquema de control. Se realizan simulaciones en números reales donde se determinan puntos clave a la hora de implementar el control en la FPGA. Se simula un control tradicional en modo tensión y un control por realimentación de estado basado en un observador de estado y perturbación. Se comparan estos últimos con el control por realimentación de estado objeto de este proyecto. De acuerdo a los puntos clave estudiados previamente, se toman las decisiones en cuanto a cómo se implementa el control en coma fija en la FPGA. Con estas decisiones se realiza una simulación en coma fija determinando formatos numéricos. Con las decisiones aplicadas en la simulación en coma fija, se aborda en el capítulo 4 el diseño del testbench. Así se modela en VHDL no sintetizable y se realiza una simulación en números reales validando los modelos del convertidor Buck y ADC realizados. A continuación se realiza el código VHDL sintetizable del ADC, modulador PWM, control en coma fija e interfaz de usuario. Se realiza una simulación en coma fija utilizando el modelado VHDL no sintetizable previamente desarrollado. Finalmente se realiza la implementación física con la generación del fichero *.bit con la configuración de la FPGA. En el capítulo 5 se explica el banco de pruebas utilizado donde está montado el convertidor Buck y se realizan pruebas de laboratorio que se comparan con los resultados obtenidos en simulación. Finalmente en el capítulo 6 se resumen las conclusiones del trabajo realizado y se propone una posibilidad de continuación del trabajo orientada al empleo de un observador en el control por realimentación de estado. Los ficheros de código de simulación y los ficheros VHDL se encuentran en el CD anexo, en anexo 3 se describe el contenido de dicho CD. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 7 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 2 MODELADO DEL CONVERTIDOR 2.1 Convertidor Buck La Fig. 1 muestra el convertidor Buck (step-down) ideal. El interruptor de potencia SW conduce un tiempo t ON dentro de un período T SW . Se define la relación de servicio (duty ratio): =    ,cumpliéndose ′ =1−.2.1 El resto del tiempo dentro del período T SW se denomina t OFF,   =  −  . A la relación de servicio en régimen estacionario se la denomina D, con   =1−. Se dice que el convertidor trabaja en modo de conducción continuo CCM cuando la corriente por la bobina i L (t) no llega a hacerse cero en ningún momento durante el período T SW . En CCM la relación de tensiones medias entre entrada y salida viene determinada por la relación de servicio en estado estacionario: =    .2.2 En modo CCM el convertidor presenta dos topologías diferentes, como muestra la Fig. 2 Si la corriente i L (t) llega a hacerse cero se dice que el convertidor trabaja en modo de conducción discontinuo DCM. En este caso, además de los conocidos t ON y t OFF aparece un tercer período de tiempo denominado ∆ cuya topología es la mostrada en la Fig. 3. Fig. 1. Convertidor Buck. Fig. 2. Topologías del convertidor Buck en CCM. SW Vg D Li L (t) C R O + - v C (t) + - + v L (t) - v O (t) t I L =I O t ON t OFF Vg L C R O + - + - + - + - SW ON, D OFF Vg L C R O + - + - + - + - SW OFF, D ON - v O (t) i L (t) v C (t) i L (t) v C (t) v O (t) i L (t) v L (t) v L (t) Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 8 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Puede encontrarse una descripción completa del convertidor Buck en [6]. 2.2 Modelo de estado de pequeña señal La notación de variables así como los datos del convertidor pueden consultarse en los anexos. En [7] se desarrolla la descripción interna de un sistema por medio del modelo de estado. 2.2.1 Modelo promediado de gran señal Supuesto que el convertidor Buck trabaja en CCM, se plantea un sistema con variables instantáneas de gran señal, con n = 2 variables de estado, m = 2 entradas y p = 2 salidas. Como vector de estado: Como vector de entradas: Como vector de salidas: Se trata de un sistema lineal y variante en el tiempo, la Fig. 4 muestra la topología en el intervalo t ON donde se plantea la ecuación de estado (2.6) y de salida (2.7): Donde la matriz dinámica A 1 , de entradas B 1 y de salidas C 1 se pueden expresar:   =   ,  =10 0 0,  =1 0  .2.8 Los coeficientes a, b, c, d, e y f se encuentran en anexo A1. La Fig. 5 muestra la topología en el intervalo t OFF , con ecuación de estado (2.9) y de salida (2.10):     =       .                                          2 . 7                        2 . 6  Fig. 3. Topología del convertidor Buck en intervalo ∆ .     =             .                                                                         2 . 3      =       .                                                                              2 . 4      =             .                                                                        2 . 5  L C R O + - + - + - -+ Vg v L (t) i L (t) v O (t) v C (t)      =       +                              2 . 6  SW Vg D + - v X (t) R L R C + - C R O + - i L (t) v C (t) v O (t) Fig. 4. Modelo de estado en intervalo t ON . Fig. 5. Modelo de estado en intervalo t OFF .      =       +                              2 . 9      =       .                                       2 . 10                        2 . 6  SW Vg D + - R L R C + - C R O + - V F v X (t) i L (t) v C (t) v O (t) Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 15 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Ambas situaciones de muestreo se comparan en la Fig. 11. Puede apreciarse cómo el control lleva a consigna a la salida en el instante de medida. La medida del estado en el instante medio t OFF es claramente favorable, puesto que la medida corresponde con los valores medios   =  , si el convertidor ha alcanzado el estacionario. 3.2.2 Aproximación del estado por la salida Ya que en el estacionario los valores medios de v C (t) y v O (t) son iguales con   =  , se simula sustituyendo la variable de estado v C (k) por v O (k). El esquema se muestra en la Fig. 12. Se realiza la misma asignación de polos en bucle cerrado que en 3.1. Se utiliza la matriz   =0 1 en la realimentación de v O (k). Además C X interviene en la ecuación de estado 3.3 y por tanto en la ley de control calculada L i . La matriz de salidas C sigue siendo la misma que en el caso de no aproximación e interviene en el cálculo de la ley de control. El vector de estado aproximado ≅      se utiliza en el cálculo de la acción d(k) en lugar del vector de estado medido =      utilizado en el caso de no aproximación. Fig. 11. Comparación por instante de muestreo 3.795 3.8 3.805 3.81 x 10 5 2.495 2.5 2.505 2.51 2.515 muestras (T=20nseg) V medida instante medio en toff vC vO 3.795 3.8 3.805 3.81 x 10 5 2.48 2.49 2.5 2.51 muestras (T=20nseg) V medida instante final ton vC vO Fig. 12. Esquema de control con integrador con aproximación de v C (k) por v O (k). r(k) v O (k) e(k) + -RL R u R (k) x R (k) - + d(k) F,G,C sistema     =             L S C X   1  2 =   11  1 2      ≅               =  0 1   =  1 0    C -1             ≅ Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 16 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado En la Fig. 13 se compara la salida en el start-up con y sin aproximación v C por v O . En la Fig. 14 se compara el transitorio debido a un cambio en la carga R O = 2.5 Ω a R O = 5 Ω. Se puede comprobar que en ambos casos una dinámica muy similar, no sólo en el cambio de carga R O sino también en el start-up y en el cambio de tensión de alimentación Vg. Las muestras de v C (k) y v O (k) difieren en el transitorio y se igualan en el permanente, ya que en el permanente los valores medios son iguales con   =  . 3.2.3 Efecto de antiwindup La acción aplicada d(k) no es infinita sino que se encuentra limitada por un modelo de saturación tal que:   =0.1,  =0.85.3.12 Por esta razón se analiza el efecto de un esquema de antiwindup que compense la integración del error cuando la acción permanece saturada cierto tiempo. Aplicando la dinámica referida en (3.11) y la aproximación v C por v O descrita en 3.2.2, se comprueba en simulación que la relación de servicio d no se satura en el start-up, sin embargo si se satura en el cambio desde una situación en lazo abierto aplicando D 0 a una situación de control en lazo cerrado. Es en este cambio donde se analiza el efecto de un esquema de antiwindup. Se analizan tres situaciones 1. No se aplica antiwindup 2. Antiwindup simplificado. No se integra cuando la acción está saturada. 3. Esquema de antiwindup formal con acción de dimensión 1x1 como se describe en [14]. Se comprueba que el control por realimentación de estado tiene una dinámica similar a un control modo tensión con las especificaciones: Margen de fase MF = 60º, frecuencia de cruce f C = 5 kHz. (3.13) Se aplica el tracking que se aplicaría a un control modo tensión con las especificaciones en (3.13) según   =  ∙√∙ , se discretiza en T SW por tustin. Fig. 13. Comparación del start-up con y sin aproximación de v C (k) por v O (k). Fig. 14. Comparación del cambio en R O con y sin aproximación de v C (k) por v O (k). 0 50 100 150 0 1 2 3 muestras (T=10useg) A iL en startup, aprox vs NO aprox aprox NO aprox 20 40 60 80 100 120 140 0 1 2 3 muestras (T=10useg) V vO en startup, aprox vs NO aprox aprox NO aprox 590 600 610 620 630 640 650 660 670 680 690 700 2.45 2.5 2.55 2.6 2.65 muestras (T=10useg) V Cambio Ro, aproximacion de vC por vO vC vO 590 600 610 620 630 640 650 660 670 680 690 700 2.45 2.5 2.55 2.6 2.65 muestras (T=10useg) V Cambio Ro, NO aproximacion de vC por vO vC vO Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 17 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La Fig. 15 muestra el esquema de antiwindup. En el mencionado cambio de lazo abierto a lazo cerrado, la Fig. 16 muestra la acción saturada ua(k) mientras que la Fig. 17 muestra la corriente i L (k) y la tensión v O (k). 3.2.4 Comparación con control modo tensión Se comparan en simulación el control por realimentación del estado con un control modo tensión de dinámica similar como lo es el especificado en (3.13). Las especificaciones de los controles son Control modo tensión: • 2º orden dominante subamortiguado, margen de fase MF = 60º, frecuencia de cruce f C = 5 kHz, tiempo de respuesta tr = 0.12 ms, polos dominantes en −26180±34907. • Compensador: Para su cálculo se utiliza el Método del factor k desarrollado en [15]. • Se utiliza esquema de antiwindup formal de 3.2.3. Fig. 15. Esquema de antiwindup. Fig. 16. Comparación de la acción saturada con y sin antiwindup. Fig. 17. Comparación de la salida con y sin antiwindup.     =   1 +         1 +      1 +     .                                                                 3 . 14  300 320 340 360 380 400 420 440 460 480 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 muestras (T=10useg) ua(k) acción saturada antiwindup No Formal Simple 300 320 340 360 380 400 420 440 460 480 0 0.5 1 1.5 2 muestras (T=10useg) A iL antiwindup No Formal Simple 300 320 340 360 380 400 420 440 460 480 0 1 2 3 muestras (T=10useg) V vO antiwindup No Formal Simple - d(k) + um(k) ua(k) sistema saturación - + v(k) Z -1 awu(k+1) awu(k)       Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 18 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Control por realimentación del estado: • 2º orden dominante críticamente amortiguado, frecuencia de cruce f C = 725 Hz, tiempo de respuesta tr = 0.5 ms, polos dominantes aproximadamente en −9509. • No se utiliza antiwindup. Aproximación de estado por la salida (v C por v O ). La Fig. 18 compara el Bode del lazo cerrado en discreto     de ambos controles. La Fig. 19 muestra un start-up y un cambio en la carga de R O = 2.5 Ω a R O = 5 Ω. La Fig. 20 compara ambos controles ante un cambio en la tensión de entrada Vg de 5 V a 7 V: Se observa cómo el control por realimentación del estado responde notablemente mejor en el start-up, también responde mejor en el cambio de alimentación V g , en cambio el control modo tensión tiene mejor respuesta en el cambio de carga R O . En el control modo tensión se puede observar la acción saturada durante el start-up. No es así sin embargo en el control por realimentación de estado. Durante el start-up, desactivando el antiwindup en el control modo tensión se tendría sobrepasamiento en v O (t), e incluso con el antiwindup activado el pico de corriente i L (t) durante esta fase de start-up es muy superior al del control por realimentación de estado. -60 -40 -20 0 20 Magnitude (dB) 10 2 10 3 10 4 10 5 10 6 -450 -360 -270 -180 -90 0 Phase (deg) lazo cerrado (vO/r)(z) Frequency (rad/sec) estado tension Fig. 18. Comparación del lazo cerrado entre controles por realimentaci ón del estado y modo tensión. Fig. 19. Comparación del start-up y cambio R O entre controles por realimentación del estado y modo tensión. Fig. 20. Comparación cambio en Vg entre controles por realimentación del estado y modo tensión. 50 100 150 200 250 300 350 400 450 0 1 2 3 4 5 muestras (T=10useg) A iL estado vs tension Estado Tension 50 100 150 200 250 300 350 400 450 0 1 2 3 muestras (T=10useg) V vO estado vs tension Estado Tension 300 320 340 360 380 400 420 440 460 480 500 2.48 2.5 2.52 2.54 2.56 2.58 2.6 2.62 muestras (T=10useg) V vO estado vs tension, cambio Vg Estado Tension Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 19 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado El control por realimentación del estado presenta una mayor sencillez en cuanto al uso de muestras previas utilizadas para el cálculo de la acción d(k) en la iteración k. El control por realimentación del estado utiliza una única muestra previa para el integrador, mientras que el control modo tensión utiliza cuatro muestras previas (dos para el error y otras dos para la relación de servicio). 3.2.5 Esquema de control con observador Se realiza la simulación de un esquema de control por realimentación del estado basado en un observador total de estado y perturbación. La ventaja de este esquema es la aplicación de un control por realimentación del estado sin medir la corriente por la bobina i L (t), además del filtrado inherente en un observador. En [16] se describen esquemas de control basados en observadores. Se introduce una perturbación p(k) substractiva de la acción d(k). De esta forma p(k) suma los efectos de todas las posibles perturbaciones que afectan a d(k), como son la variación en la tensión de alimentación Vg y la variación en la carga R O . Así con q = 1 perturbaciones y una matriz de entradas de la perturbación:   =−.3.15 Con n = 2 variables de estado =     , m = 1 entradas d(k), con p = 1 salidas =  , se plantea el modelo de estado de pequeña señal en discreto: +1=++  3.16 =.3.17 Donde la matriz de salidas C coincide con la matriz C X : =  = .3.18 La Fig. 21 muestra el esquema de control con observador El observador estimador de estado y perturbación es de orden 3 y su vector de estado es el error en la estimación del vector de estado del sistema y la estimación de la perturbación:  ∗ =      = .3.19 Fig. 21. Esquema de control con observador. r(k) v O (k) e(k) + -RL R u R (k) x R (k) - + d(k) F,G,C Observador estimador L S sistema      y(k)=v O (k)      =               Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 20 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La asignación de polos del observador se realiza mediante la función place, aplicando una dinámica de segundo orden dominante cuasi críticamente amortiguado y un tiempo de respuesta del observador tro relacionado con el tiempo de respuesta del lazo cerrado del esquema de integradores tr (3.11): = 5.3.20 La matriz dinámica del observador se descompone en las matrices F OP y C OP :   = −  0    3.21   = −    .3.22 Las matrices F OP y C OP intervienen en la asignación de polos mediante la función place, obteniéndose la ley del observador L OP :   =      3.23   =      .3.24 El vector de estado estimado  interviene en el cálculo de la acción d(k) mientras que la entrada del integrador x R (k) sigue siendo el error e(k) de la referencia r(k) respecto a v O (k). La acción saturada ua(k) presentada en 3.2.3 es utilizada en el cálculo del vector de estado predicho . En simulación se compara el control con observador y el control por realimentación de estado sin observador, en este último no se aplica la aproximación de v C por v O . El control con observador ofrece una dinámica del estado muy similar al control sin observador sobre todo en start-up y cambio en alimentación Vg. Sin embargo puede observarse una acción saturada ua(k) bastante diferente en el cambio de carga R O . La Fig. 22 compara ambos controles en un start-up y la Fig. 23 los compara en un cambio en la carga de R O = 2.5 Ω a R O = 5 Ω. 20 40 60 80 100 120 140 0 1 2 3 muestras (T=10useg) V vO en startup, sin y con observador Sin Con 20 40 60 80 100 120 140 0 0.5 1 muestras (T=10useg) d(k) acción en startup, sin y con observador Sin Con Fig. 22. Comparación del start-up con y sin observador. Fig. 23. Comparación del cambio en R O con y sin observador. 590 600 610 620 630 640 650 660 670 680 690 700 2.45 2.5 2.55 2.6 2.65 muestras (T=10useg) V vO en cambio Ro, sin y con observador Sin Con 590 600 610 620 630 640 650 660 670 680 690 700 0.3 0.4 0.5 0.6 0.7 muestras (T=10useg) ua(k) acción saturada en cambio Ro, sin y con observador Sin Con Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 21 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 3.2.6 Comparativa por número de productos Puesto que la realización de un producto consume recursos de hardware en la FPGA, se considera de interés comparar el número de productos por ciclo de conmutación en T SW entre los controles presentados hasta ahora. Para esta comparación en ninguno de ellos se aplica antiwindup. Se muestra en la Fig. 24 y las leyendas significan lo siguiente • Estado formal: visto en 3.1. • Estado aprox.: aproximación de v C por v O , visto en 3.2.2. • Tensión: compensador (3.14), visto en 3.2.4. • Observador: observador estimador de orden total de estado y perturbación, visto en 3.2.5. Para la dinámica especificada en (3.11), las prestaciones ofrecidas por el control por realimentación del estado utilizando la aproximación de v C por v O son muy similares a las del mismo control sin la mencionada aproximación. Sin embargo con la aproximación se tiene una gran sencillez en el cálculo. Mediante el observador se consigue una dinámica similar al control por realimentación del estado con la ventaja de no ser necesaria la medida de i L . Como contrapartida la complejidad en el cálculo es mucho mayor. 3.3 Simulación en coma fija Adoptando simplificaciones según las simulaciones realizadas hasta ahora, se realiza una simulación en coma fija definiendo los formatos numéricos de las variables. Se comprueba que con la resolución elegida en el ADC y en el PWM no hay ciclos límite y se alcanza el error cuantizado cero, esa misma resolución es la utilizada en la FPGA. 3.3.1 Simplificaciones adoptadas Se adoptan las siguientes simplificaciones: • Instante de muestreo: punto medio de intervalo t OFF , visto en 3.2.1. • Aproximación de v C por v O , visto en 3.2.2. • No se aplica antiwindup, visto en 3.2.3. Fig. 24. Comparación por número de productos. 0 2 4 6 8 10 12 14 16 18 Estado formal Estado aprox. Tensión Observador Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 22 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 3.3.2 Formatos numéricos La resolución adoptada en el ADC es de 8 bits y se consideran los valores de i L (k), v O (k) y r(k) como normalizados a fondo de escala y cuantizados. El formato numérico utilizado es <,8,8>. La tensión de referencia y de fondo de escala del ADC es:   =3.3V.3.25 El fondo de escala de tensión es:   =  =3.3V.3.26 La ganancia del sensor de corriente se expresa como el producto de la resistencia de medida por la ganancia del amplificador:   =0.05Ω,  =50→  =  ∗  =2.5VA .3.27 El fondo de escala de corriente es:   =    =1.32A.3.28 Según (2.39) el módulo del contador digital en el modulador es N C , así la resolución del PWM es:   =1  =0.002.3.29 El número de bits del contador en el modulador debe ser mayor que log    :   >log    =8.9→  =9.3.30 El duty command se denota como d C (k) y es el entero a comparar con el contador del modulador digital, teniendo en cuenta que ua(k) es la acción d(k) saturada como se mostró en Fig. 15:   =∗  ,∈  ,  .3.31 Como para representar d C (k) se precisan   bits, se utiliza el formato <,9,0>. La FPGA utilizada dispone de multiplicadores hardware de 18 bits, por esta razón las señales y coeficientes que intervienen en multiplicaciones se codifican en 18 bits en la escala necesaria. Como las variables de entrada se consideran normalizadas a fondo de escala y por tanto están en el rango 0,1, en algún punto posterior en el esquema de bloques es necesario volver a realizar un producto por el correspondiente fondo de escala. Este producto se integra en la codificación de coeficientes. Por simulación en reales no cuantizados se obtienen los rangos que llegan a alcanzar las variables d(k) y x R (k), esto permite establecer el formato numérico en que se representan:   ∈0,60,∈−4,1.3.32 Se utilizan 6 cuantizadores tanto en la codificación de coeficientes como en la cuantización de variables, para ello se utilizan las funciones quantize y quantizer de Matlab. El duty command calculado d C (k) por el control en coma fija se aplica al modelo conmutado descrito en 2.3, de la misma forma que se ha hecho en las simulaciones en números reales presentadas a lo largo del capítulo 3. De esta manera se comprueba en simulación el correcto funcionamiento del control en coma fija con los formatos numéricos utilizados. En [17] se lleva a cabo un estudio detallado de codificación y aritmética digital. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 23 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La Fig. 25 muestra el esquema de control en coma fija. La Fig. 26 muestra la salida cuantizada y normalizada, además del duty command en un start-up y en un cambio en la carga de R O = 2.5 Ω a R O = 5 Ω. r(k) Q 1 1    r QN (k) <u,8,8> - + e QN (k) <9,8> v O (k) Q 1 1    <u,8,8> v OQN (k) X  12 ∗   Q 3 <18,17> cf 2Q i L (k) Q 1 <u,8,8> i LQN (k) X Q 2 <18,12> cf 3Q 1     1 1 ∗     =   11  12  + +Q 4 <35,29> Q 2 <18,12> + + Z -1 x R (k) <18,12> X Q 3 <18,17> cf 1Q   ∗   Q 4 <35,29> - + Q 6 <18,15> + + Q 6 <18,15> cf 4Q D 0 <18,15> d(k) Q 6 <18,15> cf 5Q d min Q 6 <18,15> cf 6Q d max ua(k) <18,15> saturación X Q 5 <u,9,0> N C cf 7Q Q 5 <u,9,0> d C (k) δ(t) t ON T SW d C (k) 0 N C -1 Fig. 25. Esquema de control en coma fija. Fig. 26. Salida cuantizada y normalizada, duty command. 0 50 100 150 200 250 300 350 400 450 500 0 0.5 1 muestras (T=10useg) V QN vO(k) y r(k) cuantizado y normalizado vOQN rQN 0 50 100 150 200 250 300 350 400 450 500 0 0.5 1 muestras (T=10useg) A QN iL(k) cuantizado y normalizado 0 50 100 150 200 250 300 350 400 450 500 0 200 400 muestras (T=10useg) duty command dC(k) Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 24 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Ante un cambio en la carga de R O = 2.5 Ω a R O = 5 Ω, la Fig. 27 muestra la evolución de e QN (k) y de d C (k) donde puede observarse la obtención del error cuantizado cero y la ausencia de ciclos límite. La Fig. 28 muestra i L (k) y v O (k) durante el mismo transitorio de cambio en la carga de R O = 2.5 Ω a R O = 5 Ω. 600 650 700 750 -0.03 -0.02 -0.01 0 0.01 muestras (T=10useg) V QN Cambio Ro, eQN(k) 600 650 700 750 250 260 270 280 290 300 muestras (T=10useg) duty command Cambio Ro, dC(k) 600 650 700 750 0.4 0.6 0.8 1 muestras (T=10useg) A Cambio Ro, iL(k) 600 650 700 750 2.45 2.5 2.55 2.6 2.65 muestras (T=10useg) V Cambio Ro, vO(k) Fig. 27. Error cuantizado y normalizado, duty command Fig. 28. Salida con control en coma fija. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 31 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado En los productos denotados como X i en Fig. 33, el subíndice i indica el valor del contador cntacc durante el ciclo de reloj en el que se efectúa el producto X i . Cuando eoc está activa y con anterioridad al inicio de la secuencia acumulativa se registra el integrador x R , en este ciclo de reloj las señales DA y DA_iL resultado de la lectura de los ADC ya han sido registradas, como se muestra en Fig. 31. La Fig. 34 muestra la secuencia acumulativa en acc según el contador cntacc. 4.2.4 Interfaz de usuario Se realiza el código VHDL sintetizable que permite una interacción con el usuario mediante los interruptores y visualizadores de 7 segmentos de la tarjeta de evaluación de la FPGA. Se utilizan los interruptores SW0, SW1 y SW2. Se utilizan cuatro visualizadores, en los tres primeros se visualiza v O (t) o i L (t) con una precisión de dos decimales, el cuarto es usado para mostrar información adicional activando algunos de sus segmentos. A partir de las señales DA y DA_iL resultado de la lectura de los conversores ADC, mediante tabla combinacional se obtienen las señales de 12 bits DO y DO_iL codificadas en BCD. Siendo n = 8 el número de bits del conversor ADC como se analizó en 3.3.2, la tabla combinacional tiene un total de 2  valores. Para visualizar corriente en centésimas de amperio, con q resultado de la conversión y FE I fondo de escala de corriente definido en (3.28), cada valor de la tabla se calcula con la expresión:   =100∙∙  .4.10 La decodificación de BCD a 7 segmentos se lleva a cabo mediante la matriz de constantes ssgmnt. Los cuatro visualizadores se activan por exploración con un tiempo de activación por cada visualizador de 1.31 ms. Mediante el interruptor SW0 se activa la señal SW_HI_LOAD. Esta señal indica que la carga R O a aplicar es la nominal del modelo R O = 2.5 Ω. Para indicar esto se activa el segmento d del dígito 4. Mediante el interruptor SW1 se activa la señal SW_CLOSED. Esta señal indica que se aplica el lazo cerrado de control, con SW_CLOSED desactivada se aplica la relación de servicio D 0 del punto de operación. Para indicar lazo cerrado se activa el segmento a del dígito 4. eoc T CLK cntacc 40 1 2 3 4 XiX0X1X2X3 acc 0 ++X 0 ++X 1 ++X 2 ++X 3 dc x R Fig. 34. Acumulador. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 32 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Mediante el interruptor SW2 se activa la señal SW_IL. Esta señal indica que se visualiza i L (t) en lugar de v O (t). La visualización de i L (t) se indica activando el segmento f del dígito 4. Para evitar el efecto rebote de los interruptores se implementa un filtrado de unos 10 ms en la lectura de los mismos. La Fig. 35 muestra el interfaz de usuario de forma esquemática. 4.2.5 Simulación en coma fija Utilizando el testbench no sintetizable descrito en 4.1, se realiza una simulación en lazo cerrado del control en coma fija. En el testbench no sintetizable únicamente se utilizan el modelado del convertidor conmutado y el del conversor ADC. Para esta simulación se añade la señal CONV_START como salida de la FPGA, esta señal es activa durante un ciclo de reloj en el punto medio de t OFF e inicia la conversión analógica a digital en el modelado del conversor ADC. Esta señal CONV_START se utiliza solamente en simulación y se elimina en la generación del fichero de configuración *.bit de la FPGA. Para facilitar la simulación se acorta el tiempo de filtrado de los rebotes de los interruptores. Se simula en lazo abierto y lazo cerrado y ante cambios de carga R O , comprobándose que se alcanza el error cuantizado cero y la ausencia de ciclos límite. 4.2.6 Implementación en la FPGA Se realiza el proceso de implementación del VHDL sintetizable que concluye en la obtención del fichero de configuración *.bit de la FPGA. La frecuencia de reloj a la que trabaja la FPGA es de   =50MHz como se puede consultar en el anexo A1. Se configura la FPGA con el fichero *.bit. Fig. 35. Interfaz de usuario. SW0 SW1 SW2 SW_IL SW_CLOSED SW_HI_LOAD a d f DIGITO 4 SW_HI_LOAD SW_IL SW_CLOSED Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 33 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 5 RESULTADOS EXPERIMENTALES 5.1 Banco de pruebas utilizado Se dispone de una tarjeta de evaluación de una FPGA comercial y del convertidor Buck montado en un circuito impreso con conexión a la mencionada tarjeta de evaluación. La tarjeta de evaluación utilizada es la Nexys2 del fabricante Digilent, en [19] se encuentra la documentación de dicha tarjeta. La Fig. 36 ilustra el banco de pruebas utilizado. La señal PWM de la salida G1 controla el interruptor principal de potencia SWH. La salida G2 está en todo momento no activa como corresponde al convertidor Buck funcionando en CCM. La señal G3 activa el interruptor SWO que permite aplicar cambios en la carga R O . R SENSE y el amplificador INA194 determinan la ganancia G I del sensor de corriente presentada en (3.27). El conversor ADC utilizado es el ADCS7476 que ha sido explicado en 4.1.2 y 4.2.1 junto con el tratamiento de sus señales de control. El papel de las señales SW_CLOSED, SW_HI_LOAD y SW_IL ha sido descrito en 4.2.4. 5.2 Resultados y comparación con simulación Se configura el fichero *.bit previamente obtenido en la FPGA y se pone en marcha en laboratorio el banco de pruebas descrito en 5.1 capturándose distintas formas de onda en osciloscopio. Se interacciona con el control según el interfaz de usuario descrito en 4.2.4. Mediante la visualización de la tensión v O (t) en el visualizador de 7 segmentos se comprueba el correcto funcionamiento en lazo cerrado tanto para R O = 2.5 Ω como para R O = 5 Ω. Además se comprueba un valor coherente de corriente i L (t) visualizada par ambos valores de carga R O . Fig. 36. Banco de pruebas. SWH L R L R C + - C R O + - Vg V O D SWL D R SENSE + - -+ INA194 R O SWO nCS ADCS7476 SDATA SCLK VIN nCS ADCS7476 SDATA SCLK VIN G1 FPGA G2 G3 SCLK nCS SDATA SDATA_IL RST SW_CLOSED SW_HI_LOAD SW_IL CLK CONECTOR JD1 TARJETA DE EVALUACIÓN CONECTOR JD1 G1 G2 G3 nCS SCLK SDATA SDATA_IL Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 34 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La Fig. 37 muestra la salida       en el cambio de lazo abierto a lazo cerrado. La Fig. 38 muestra la evolución de la salida PWM G1 en el mismo cambio de lazo abierto a lazo cerrado La Fig. 39 compara a escala una simulación de v O (k) frente a una captura de osciloscopio de v O (t) ante un cambio en la carga de R O = 2.5 Ω a R O = 5 Ω. La similitud de las dos formas de onda refleja una buena exactitud del modelo conmutado utilizado en simulación y descrito en 2.3. v O (t) i L (t) Fig. 37. Salida en cambio de lazo abierto a lazo cerrado. Fig. 39. Comparación de simulación y captura en osciloscopio. 0.5 V 0.5 V 100 us 100 us v O (t) v O (k) Simulación Captura en osciloscopio µs V 2.5 V V 2.5 V µs Fig. 38. v O (t) y PWM en cambio de lazo abierto a lazo cerrado. v O (t) G1 Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 35 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La Fig. 40 muestra el transitorio en la salida ante un cambio en la carga de R O = 5 Ω a R O = 2.5 Ω, mientras que la Fig. 41 muestra el transitorio en el cambio de R O = 2.5 Ω a R O = 5 Ω. La Fig. 42 muestra el estacionario con una carga R O = 2.5 Ω del rizado en v O (t) y de la salida PWM G1. vO(t) iL(t) v O (t) i L (t) Fig. 40. Cambio R O = 5 Ω a R O = 2.5 Ω. Fig. 41. Cambio R O = 2.5 Ω a R O = 5 Ω. G1 (v O (t)) AC Fig. 42. Estacionario con R O = 2.5 Ω. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 36 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado La Fig. 43 muestra los rizados en v O (t) e i L (t) en el permanente con una carga R O = 2.5 Ω, la ganancia del sensor de corriente es   =2.5VA  como se calculó en (3.27). La Fig. 44 muestra la señal nCS de selección del conversor ADC que está activa a ‘0’ mientras se realiza la lectura del mismo. Puede observarse el flanco de bajada en el instante medio del t OFF , en ese instante el conversor activa el modo hold realizando la captura de la salida medida. En lazo cerrado, la Fig. 45 muestra la visualización de v O (t) en los visualizadores de 7 segmentos con R O = 2.5 Ω mientras que la Fig. 46 muestra i L (t) visualizada en la misma situación. Fig. 45. Visualización de v O (t). Fig. 46. Visualización de i L (t). (v O (t)) AC (i L (t)) AC nCS (v O (t)) AC Fig. 43. Rizados en v O (t) e i L (t). Fig. 44. Señal nCS de selección del conversor ADC. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 37 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado En la Fig. 47 se muestra el montaje en laboratorio utilizado en la elaboración de los resultados experimentales. Fig. 47. Montaje en laboratorio. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 38 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado 6 CONCLUSIONES Y LINEAS DE TRABAJO FUTURO 6.1 Conclusiones Con el objetivo de implementar un control por realimentación lineal del estado en un convertidor Buck, se ha realizado un estudio teórico que ha comprehendido el modelado del convertidor, el cálculo de la ley de control y planteamiento de un esquema de control, simulación y comparación de distintas opciones en la realización del control. Además se ha llevado a cabo la simulación de otros tipos de control y su comparación. Como resultado del estudio teórico se ha concluido en 3.3.1 con una serie de decisiones y simplificaciones adoptadas acerca de cómo implementar el control de la forma más práctica y sencilla en la FPGA. Con estas conclusiones se ha implementado en 4.2 el control por realimentación lineal del estado en una FPGA, para ello en 4.1 se ha realizado previamente un testbench en VHDL no sintetizable con el que se ha realizado una simulación en lazo cerrado de la descripción VHDL sintetizable que finalmente se ha programado en la FPGA. En 5.2 Se han realizado pruebas en laboratorio comprobando el correcto funcionamiento, se han comparado con los resultados previamente obtenidos en simulación dando por bueno el modelo conmutado del convertidor realizado en 2.3. En 3.2.4 se ha concluido que el control por realimentación lineal del estado ofrece un comportamiento particularmente bueno en el start-up del convertidor donde la dinámica obtenida para la tensión de salida v O (t) es prácticamente la realizada en la asignación de polos del bucle cerrado, observándose además una no saturación de la acción que hace innecesario el uso de esquemas de antiwindup. Merece la pena recalcar que puesto que la corriente i L (t) participa substrayendo en el cálculo de la acción se ha observado un notable menor pico de corriente i L (t) en el start-up del que se tiene en un control tradicional modo tensión, aunque éste último ofrece mejor respuesta ante cambios en la carga R O . Con la adopción de las simplificaciones derivadas de las simulaciones mencionadas, la implementación en la FPGA ha resultado más sencilla que la de un control modo tensión en lo que concierne al número de productos como se muestra en 3.2.6. Sin embargo ha sido necesaria la medida de la corriente i L (t) lo que ha añadido complejidad y coste económico al hardware. 6.2 Líneas de trabajo futuro En el esquema de control basado en observador realizado en 3.2.5 se ha comprobado una dinámica del estado muy similar a la obtenida en el control por realimentación de estado sin observador. Junto con la dinámica similar el observador añade las ventajas de la no necesidad de medida de la corriente i L (t) y el filtrado de la medida inherente en todo observador y resultante en el estado estimado. Como contrapartida se encuentra su mayor complejidad de cálculo, lo que conlleva un mayor número de productos a realizar (como se compara en 3.2.6) y que a su vez redunda en una mayor necesidad de recursos hardware de la FPGA como son los multiplicadores hardware integrados y la frecuencia de reloj. En la expresión (4.7) se comprueba que se dispone del número de ciclos T CLK suficientes para realizar la lectura del estado e inmediatamente a continuación ejecutar el control implementado en este proyecto. En el caso del control con observador presentado en 3.2.5 se dedicarían 17∙  como muestra la Fig. 24, en lugar de los 4∙  dedicados en el control implementado en este trabajo. Esto indica que se Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 39 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado dispondría del número de ciclos T CLK suficientes para implementar el esquema de observador, puesto que como indica la expresión (4.7) se dispone de 250∙  en total para lectura del estado y cálculo de la acción. El observador descrito 3.2.5 es un observador estimador, cabría la posibilidad de utilizar un observador con mayor complejidad en su algoritmo que requiriese un mayor número de ciclos T CLK. . El hecho de disponer del número de ciclos T CLK. suficientes junto con las ventajas del esquema con observador mencionadas, hace considerar de interés como línea de trabajo futuro la implementación en una FPGA de un control digital de un convertidor Buck mediante realimentación lineal del estado basado en un esquema de observador. Para la implementación de un control mediante realimentación de estado con observador se exploraría la posibilidad de utilizar herramientas de síntesis automático como VIVADO de Xilinx [20]. Esta herramienta generaría de forma automática el VHDL sintetizable del control a partir de un código fuente en lenguaje “C” con el control en números reales. El lenguaje de programación “C” describe una ejecución secuencial de instrucciones al igual que los ficheros de comandos *.m de Matlab donde se realizan las simulaciones. Para el desarrollador es en general un lenguaje más amigable que el VHDL. En caso de ser necesarios un mayor número de multiplicadores hardware o mayor frecuencia de reloj en la FPGA, se pensaría en la utilización de una FPGA y tarjeta de evaluación comercial más modernas y de mejores prestaciones. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 40 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado REFERENCIAS [1] R. W. Erickson, D. Maksimovic, Fundamentals of Power Electronics, Springer Science+Bussiness Media LLC, 2001. [2] L. H. Dixon, “Average current-mode control of switching power supplies”, in Unitrode Power Supply Design Seminar Handbook, 1990. [3] R. D. Lorenz, D. B. Lawson, “Performance of Feedforward Current Regulators for Field-Oriented Induction machine Controllers”. IEEE Transactions on Industry Applications, Vol. IA-23, No. 4, Julio/Agosto 1987, pp. 597-602. [4] A. Oliva, S. S. Ang and G. E. Bortolotto, “Digital Control of a Voltage-Mode Synchronous Buck Converter”, IEEE Transactions on Power Electronics, vol. 21, no. 1, pp. 157-163, January 2006. [5] A. Barrado, A. Lázaro, Problemas de Electrónica de Potencia, Prentice Hall, 2007, problema 6.46. [6] N. Mohan, T. Undeland, W. Robbins, Power Electronics: Converters, Applications and Design, John Wiley & Sons, 1989. [7] K. Ogata, Discrete-time control systems, Prentice Hall, 1987. [8] P. H. Lewis, C. Yang, Sistemas de control en ingeniería, Prentice Hall, 1999. [9] Y. Duan, and H. Jin, “Digital Controller Design for Switch Mode Power Converters”, in Proc. IEEE APEC Conf., vol. 2, pp. 967-973, 1999. [10] R. B. Sepe. “Quasi-Behavioral Model of a Voltage Fed Inverter and Closed-loop Current Controller Modelling”, in Proc. IEEE PESC Conf., 1995, vol. 1, pp. 464-470. [11] G. F. Franklin, J. D. Powell, A. Emani-Naeini, Feedback control of dynamic systems, Prentice Hall, 2006. [12] J. Kautsky and N. K. Nichols, "Robust Pole Assignment in Linear State Feedback", Int. J. Control, 41 (1985), pp. 1129-1155. [13] D. M. Van de Sype, K. de Gussemé, A. P. Van den Bossche and J. A. Melkebeek, “Small-signal Laplace-domain Analysis of Uniform-sampled Pulse Width Modulators”, in Proc. PESC Conf., pp. 4292-4298, 2004. [14] K. Astrom, R. Murray, Feedback Systems, Princeton University Press, 2008. [15] H. D. Venable, “The k-factor: A mathematical Tool for Stability, Analysis and Synthesis”, Proceeding of Powercon 10, San Diego, CA, March 22-24, 1983. [16] K. Ogata, Ingeniería de Control Moderna, Prentice Hall, 2003. [17] J. I. Artigas, L. A. Barragán, C. Orrite e I. Urriza, Electrónica Digital Aplicaciones y Problemas, Prentice Hall, 2001, Capítulo 6. [18] L. A. Barragán, I. Urriza, D. Navarro, J. I. Artigas, J. Acero, and J. M. Burdío, “Comparing simulation alternatives of FPGA-based controllers for switching converters”, in IEEE International Symposium on Industrial Electronics, pp. 419-424, 2007. [19] “Digilent Nexys2 Board Reference Manual”, revisión de Julio 2011, www.digilentinc.com. Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 47 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado De acuerdo a la Fig. 52, la variable instantánea de gran señal d(t) es igual a la promediada de gran señal D. Con 0,1→0,1 siendo  y  funciones continuas: Promediando las matrices en (A1.13) y (A1.24) para una relación de servicio D, se obtiene el modelo promediado de gran señal: =  +    +  +    A1.40 =  +    .A1.41 Las matrices promediadas en el punto de operación con una relación de servicio de gran señal D 0 son: =    +    A1.42 =    +    A1.43 =    +    .A1.44 La ecuación de estado en el permanente del punto de operación con una entrada U 0 se expresa: 0=    +      +    +      =  +  .A1.45 De donde se obtiene el vector de estado en el punto de operación, pudiendo ser evaluado como función de la entrada U 0 en el punto de operación y de las matrices A y B promediadas en dicho punto:   =−    =0.8276A 2.0689V.A1.46  = 1         .                        A 1 . 39  δ(t) t T SW T SW d(t) 1 0 Fig. 52. Promediado de la relación de servicio d(t). Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 48 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado ANEXO A2: MODELO DE PEQUEÑA SEÑAL A2.1 Introducción de una perturbación p(t) Considerando una perturbación substractiva  de la misma naturaleza que la relación de servicio d(t), de valor P 0 en el punto de operación que actúa como se muestra en la Fig. 53. Puesto que la perturbación substractiva p(t) es una función continua de la misma naturaleza que d(t) también se cumple que p(t) = P. Conocido que   =1−, en el punto de operación P 0 substrae a D 0 y añade a D 0 ’, de forma que se obtienen las matrices promediadas en el punto de operación definido por D 0 y P 0 : =  −    +  +    A2.1 =  −    +  +    A2.2 =  −    +  +    A2.3 =  −    +  +    .A2.4 Se evalúa el vector de estado X 0 en el permanente del punto de operación partiendo de la entrada U 0 , como se mostró en (A1.46) con   =−    . Planteando el modelo de estado promediado con D y P como variables de gran señal: =−  +  +  +−  +  +  A2.5 =−  +  +  +−  +  +  .A2.6 Esta ecuación es no lineal puesto que existen productos de variables, así pues es necesario linealizarla en torno al punto de operación y obtener el modelo de pequeña señal. A2.2 Linealización de la ecuación de estado Teniendo en cuenta que la relación de servicio en pequeña señal d: =−  =1−  −1−  =−  −  =−  .A2.7 Partiendo de (A2.5): =−  +  +  +−  +  +   =−  +  +  +−  +  +  . Conocido X 0 según (A1.46), se evalúa en el punto de operación:   =0=  −      +  +      +  −      +  +      .A2.9 + - m= 1 entradas n=2 variables de estado p= 2 salidas Sistema d(t) p(t)                         Fig. 53. Perturbación p(t).  A 2 . 8  Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 49 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado Se linealiza cada sumando a ambos lados de la igualdad aproximando con la primera parcial, obteniendo la ecuación aproximada:   ≅  +   −  =  +.A2.10 −    ≅  −      +−      −  A2.11 +−      −  +−      −   =  −      +  −    +    −    .   +    ≅  +      +  +      −  A2.12 +  +         −′  +  +      −   =  +      +  +    +      +     =  +      +  +    −    +    . −    ≅  −      +  −    +    −    .A2.13   +    ≅  +      +  +    −    +    .A2.14 En ambos lados de la igualdad y sumando a sumando, se resta la expresión del punto de operación (A2.9) de la aproximada, y agrupando términos se obtiene la ecuación de estado de pequeña señal: =  −    +  +    +  −    +  +     +  −    +  −    −  −    +  −    . Según la definición de las matrices promediadas A y B expuestas en (A2.1) y (A2.2), la ecuación de estado de pequeña señal se expresa: =++  −    +  −    +−1∙  −    +  −    .A2.16 Definiendo:   =  −    +  −    A2.17   =−1∙  −    +  −    =−  .A2.18 Finalmente la ecuación de estado en pequeña señal se expresa como: =++  +  .A2.19 Siendo: A matriz dinámica. B matriz de entradas de la entrada u.   matriz de entradas de la entrada d.   matriz de entradas de la perturbación p.  A 2 . 15  Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 50 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado A2.3 Linealización de la ecuación de salida Partiendo de (A2.6): =−  +  +  +−  +  +   =−  +  +  +−  +  +  . Conocido X 0 según (A1.46), se evalúa en el punto de operación:   =  −      +  +      +  −      +  +      A2.21 Aproximando con la primera parcial sumando a sumando en ambos lados de la igualdad y operando algebraicamente como en A2.2:   ≅  +.A2.22 −    ≅  −      +  −    +    −    .A2.23   +    ≅  +      +  +    −    +    .A2.24   −        ≅  −      +  −    +    −    .A2.25   +    ≅  +      +  +    −    +    .A2.26 Restando la expresión del punto de operación de la aproximación y agrupando términos se obtiene: =  −    +  +    +  −    +  +     +  −    +  −    −  −    +  −    . Según la definición de las matrices promediadas C y E expuestas en (A2.3) y (A2.4), la ecuación de salida de pequeña señal se expresa: =++  −    +  −    −  −    +  −    .A2.29 A2.4 Modelo de estado de pequeña señal del convertidor Buck Comparando las matrices que intervienen en el modelo de estado durante t ON y t OFF obtenidas en (A1.13) y (A1.24) respectivamente, se comprueba para el convertidor Buck que A 1 = A 2, B 1 ≠ B 2 , C 1 = C 2 y E 1 = E 2 = 0. Sustituyendo estas matrices en la expresión de la matriz de entradas de la entrada d, la expresión de B d en (A2.17) se simplifica a:   =  −    +  −    =  −    .A2.30 Además B p es la matriz de entradas de la perturbación p con   =−  según se mostró en (A2.18). Así mismo la ecuación de salida (A2.29) se simplifica sustituyendo en ella las mencionadas matrices. De esta forma la expresión del modelo de estado de pequeña señal en el convertidor Buck es: =++  +  A2.31 =.A2.32 Siendo: A matriz dinámica. B matriz de entradas de la entrada u.   matriz de entradas de la entrada d.   matriz de entradas de la perturbación p. C matriz de salidas.  A 2 . 20   A 2 . 28  Alumno: Roberto Velázquez NIA: 327988 Memoria Trabajo de Fin de Máster Página 51 de 52 Control digital de un convertidor Buck mediante realimentación lineal del estado ANEXO A3: CONTENIDO CD ANEXO A3.1 Código Matlab Se encuentra dentro del directorio “simulaciones_matlab”, contiene los siguientes ficheros: - “tfm_integcontrol_vO_todo.m”: Simulación del esquema de integradores, desarrollo del apartado 3.2 de este trabajo. - “tfm_integcontrol_aproxvO_q.m”: Simulación del esquema de integradores en coma fija, desarrollo del apartado 3.3. - “tfm_integestim_vO_todo.m”: Simulación del esquema de integradores con observador, desarrollo del apartado 3.2.5. - “modeloRoB.m”: Funciones utilizadas por las simulaciones. - “tabla_clediL.m”: Genera datos para la visualización de la corriente por la bobina i L (t) en VHDL sintetizable mediante tabla combinacional (ver apartado 4.2.4). - “tfmdibujar.m”: Dibuja gráficas mostradas en las figuras en este trabajo utilizando los datos almacenados en el workspace “tfmdib.mat”. - “tfmdib.mat”: Workspace utilizado por “tfmdibujar.m”. A3.2 VHDL no sintetizable Directorio “VHDL_no_sintetizable”. En subdirectorio “tfm_aproxvOr” está el proyecto “tfm_aproxvO.ise” para Xilinx ISE Project Navigator 10.1. Simulación en reales en VHDL no sintetizable en fichero de testbench “tfm_aproxvO_test.vhd”, desarrollo del apartado 4.1. A3.3 VHDL sintetizable Directorio “VHDL_sintetizable”. En subdirectorio “tfm_aproxvO” está el proyecto “tfm_aproxvO.ise” para Xilinx ISE Project Navigator 10.1. Simulación en coma fija en VHDL sintetizable en fichero “tfm_aproxvO.vhd” y en fichero de testbench “tfm_aproxvO_test.vhd”, desarrollo del apartado 4.2.