Repositorio Institucional de Documentos

Trabajo Fin de Máster Diseño de un ecualizador en tiempo continuo para aplicaciones en comunicaciones serie de alta velocidad Autor/es Diego Pérez Sanz Director/es Concepción Aldea Chagoyen José María García del Pozo Faldos Escuela de Ingeniería y Arquitectura de la Universidad de Zaragoza 2013 RESUMEN DISEÑO DE UN ECUALIZADOR EN TIEMPO CONTINUO PARA APLICACIONES EN COMUNICACIONES SERIE DE ALTA VELOCIDAD En este proyecto se propone como objetivo principal el diseño e implementación de arquitecturas de ecualización en tiempo continuo para aplicaciones en comunicaciones serie de alta velocidad. Para ello se abordará un estudio teórico y revisión bibliográfica de soluciones de bajo coste para la transmisión de alta capacidad por fibra óptica. De los diferentes subsistemas que componen la arquitectura del receptor, este trabajo se centrará en el amplificador de transimpedancia y en el ecualizador necesario para aumentar el ancho de banda de los bloques anteriores, permitiendo la obtención de arquitecturas más eficaces del front-end analógico del receptor de fibra óptica, minimizando de esta manera los efectos que impactan seriamente sobre la sensibilidad y velocidad total del sistema. Se llevará a cabo la caracterización experimental del prototipo T2-GDE-2013. Para ello será necesario abordar en primer lugar una primera fase consistente en la unión de un fotodiodo S5973 de Hamamatsu con el prototipo del TIA en un encapsulado DIP. Posteriormente se llevará a cabo la caracterización experimental de este bloque. Estas actividades implican la familiarización con la instrumentación necesaria y el proceso específico de medida. Una vez determinada la respuesta del TIA se procederá al diseño de un ecualizador con elementos discretos. En dicho diseño se abordará en primer lugar la elección de una topología adecuada a las necesidades particulares del T2-GDE-2013. Una vez determinada la arquitectura se procederá a la selección de componentes prestando especial atención a los elementos activos. La caracterización del bloque propuesto se realizará en dos fases: 1) mediante simulación, haciendo uso de programas como Matlab u OrCAD y 2) experimentalmente, mediante el diseño y montaje de PCBs mediante Eagle o PCAD. La última fase del proyecto consistiría en estudiar la posible migración de la topología discreta, objeto del estudio anterior, a un proceso de integración monolítico, para su posible utilización en receptores multiestándar en las bandas de transmisión de hasta 10 Gbps. Palabras Clave: Ecualizador, Fibra Óptica de Plástico (POF), Amplificador de Transimpedancia (TIA), Comunicaciones Serie, Diseño PCBs. 2 ÍNDICE Lista de parámetros......................................................................................................................5 Lista de acrónimos .......................................................................................................................6 1. Introducción .........................................................................................................................7 1.1. Interés y objetivos del proyecto ...................................................................................8 1.2. Descripción del proyecto y metodología ......................................................................9 1.3. Herramientas utilizadas ................................................................................................9 2. Sistemas de comunicaciones por fibra óptica ....................................................................10 2.1. Arquitectura de un sistema de comunicaciones por fibra óptica ...............................10 2.2. Limitaciones de las fibras............................................................................................11 2.3. Limitaciones del fotodetector ....................................................................................14 2.4. Amplificador de transimpedancia...............................................................................17 3. Caracterización experimental del prototipo T2-GDE-2013 .................................................21 3.1. Descripción del TIA T2-GDE-2013 ...............................................................................21 3.2. Técnica de ensamblaje del fotodetector ....................................................................22 3.3. Comportamiento y caracterización experimental del sistema TIA+PD .......................23 4. Diseño del ecualizador en tiempo continuo .......................................................................29 4.1. Técnicas de ecualización .............................................................................................29 4.2. Análisis tecnológico ....................................................................................................31 4.3. Ecualizador BJT active shunt peaking .........................................................................32 4.3.1. Diseño del ecualizador BJT active shunt peaking ................................................32 4.3.2. Implementación del ecualizador BJT active shunt peaking .................................35 4.3.3. Implementación del ecualizador BJT active shunt peaking para alta frecuencia 38 4.4. Ecualizador BJT pasive shunt peaking .........................................................................41 4.4.1. Diseño del ecualizador pasive shunt peaking .....................................................41 4.4.2. Implementación del ecualizador BJT pasive shunt peaking ................................43 5. Conclusiones ......................................................................................................................49 5.1. Conclusiones generales ..............................................................................................49 5.2. Líneas futuras .............................................................................................................49 6. Referencias .........................................................................................................................51 ANEXO I: diagramas de ojos .......................................................................................................53 ANEXO II: MATLAB .....................................................................................................................55 ANEXO III: TIA .............................................................................................................................56 ANEXO IV: estructuras de ecualizadores con MOSFET ...............................................................64 3 ANEXO V: planos ........................................................................................................................69 ANEXO VI: datasheets ................................................................................................................76 4 Lista de parámetros β Ganancia en corriente Φ Diámetro λ Longitud de onda AN Apertura numérica BW Ancho de banda BWn Ancho de banda del ruido referido a la entrada CBC Capacidad parásita base-colector de un transistor bipolar CBE Capacidad parásita base-emisor de un transistor bipolar CPD Capacidad de deplexión de un fotodiodo gm Transconductancia Hi Función de transferencia IC Corriente de colector ID Corriente de drenador IDK Corriente de oscuridad de un fotodiodo I2n, A Ruido referido a la entrada del amplificador operacional I2n, IN Ruido referido a la entrada del TIA I2n, PIN Ruido producido por el fotodiodo I2n, RF Ruido térmico IPIN Corriente generada por un fotodiodo PIN k Constante de Boltzman L Longitud del canal de un transistor MOS n Índice de refracción q Carga eléctrica del electrón RB Resistencia de base de un transistor bipolar s Frecuencia compleja T Temperatura TR Transresistencia VBE Voltaje base-emisor VCE Voltaje colector-emisor VDD Voltaje de alimentación VDS Voltaje drenador-fuente VGS Voltaje puerta-fuente VR Voltaje en inversa VTH Tensión umbral de transistores MOS W Anchura del transistor MOS 5 Lista de acrónimos AC Alternating current BER Bit error rate BERT Bit error rate test BJT Bipolar junction transistor BW Bandwidth CD Common drain CG Common gate CMOS Complementary metal oxide semiconductor CSIC Consejo superior de investigaciones científicas DC Direct current DCA Digital communications analyzer DIP Dual inline package DUT Device under test EMI Electromagnetic interference EQ Equalizer EQ-CT Continuous time equalizer EQ-P Passive equalizer FIR Finite impulse response GI Graded index GOF Glass optic fiber HAN Home area network HBT Heterojunction bipolar transistor HFET Heterostructure field effect transistor HDTV High definition television IDE Integrated development environment ISI Interference inter symbol LA Limiter amplifier LAN Local area network NMOS N-channel metal oxide semiconductor MOS Metal oxide semiconductor PCB Printed circuit board PD Photodiode PIN PN junction with isolated region PMOS P-channel metal oxide semiconductor POF Plastic optic fiber PRBS Pseudorandom binary sequence RCLED Resonant cavity light emitting diode RX Receiver SI Step index SMA Subminiature version A SMD Surface mounted device SMF Single mode fiber SNR Signal to noise ratio SPICE Simulation program with integrated circuit emphasis TIA Transimpedance amplifier TX Transmitter VCSEL Vertical cavity surface emitting laser 6 Introducción 1. Introducción En los últimos años se ha producido un enorme crecimiento de las comunicaciones de datos a medida que los dispositivos ofrecen más prestaciones. Además, los usuarios esperan tener los mismos servicios de banda ancha en áreas como trabajo, hogar y vehículo. Hoy en día, en nuestros hogares encontramos múltiples conexiones eléctricas de todo tipo y en cualquier habitación, desde la línea telefónica hasta el cable coaxial de la televisión. Este último, con varias décadas de historia, presenta ciertas dificultades para adaptarse a la actual demanda de televisión en alta definición. Las actuales emisiones en HDTV requieren una velocidad de datos de casi 3 Gb/s por canal. Estos sistemas de transmisión convencionales presentan problemas a estas velocidades para longitudes grandes y son complicados de instalar. Los sistemas de comunicaciones basados en fibra óptica de vidrio (GOF) soportan velocidades de transmisión muy superiores y ofrecen una total inmunidad frente a interferencias de tipo electromagnético. Sin embargo, la instalación de estos sistemas es complicada y costosa, lo que la hace inaccesible a la mayoría de usuarios. La fibra óptica de plástico (POF) es una alternativa más económica y flexible tanto a los sistemas de fibra óptica de vidrio como a la transmisión por hilo de cobre, especialmente en redes de comunicaciones de corta distancia (redes LAN), por su mayor ancho de banda (BW), robustez y menor coste. POF Cable de Cobre Fibra de vidrio Inmunidad total al EMI Conexiones optoelectrónicas más simples Empleo de canalizaciones existentes Diodos (RCLED) o láser (VCSEL) Cables más delgados Solución más económica Tabla 1. Tabla comparativa de prestaciones de las POF Entre las ventajas que ofrece la POF podemos citar: flexibilidad, ligereza, robustez, inmunidad al ruido electromagnético y una fácil conectividad, que permite una instalación rápida y sencilla por el propio usuario sin requerir de personal especializado. Pese a no ser tan rápida como la GOF, presenta una velocidad máxima considerable (hasta varios Gbps) que proporciona un salto cualitativo comparada con el par de cobre tradicional (100Mbps). [ZIE08] y [ANT10]. Fig. 1 Fibra óptica de plástico (POF) 7 Introducción 1.1. Interés y objetivos del proyecto Debido a las características expuestas anteriormente, cada vez está más extendido el uso de estos sistemas tanto en los hogares (HAN), Fig. 2, como en equipos de control automático, en entornos de fabricación ruidosos y en la industria automovilística. A nivel de usuario nos permitirán crear redes internas de alta velocidad en nuestras casas, pudiendo utilizar las canalizaciones eléctricas ya instaladas sin perder rendimiento, al no verse afectadas por el ruido electromagnético [KOO11]. Fig. 2 Fibra óptica de plástico (POF) El bajo coste y la mayor robustez de la POF conlleva unas limitaciones importantes, como son su elevada atenuación y distorsión de la señal. La principal desventaja de la SI-POF (Step-Index POF) es el bajo valor del producto longitud– ancho de banda (45MHz·100 m) debido a la dispersión cromática y modal [ZIE08] que sufre la señal al viajar por la fibra. Como los niveles de interferencia intersímbolo (ISI) aumentan considerablemente conforme la velocidad de transmisión o bitrate supera el ancho de banda (BW) del canal, la tasa de error de transmisión (BER) puede ser inaceptable para un determinado estándar de comunicación. Otra limitación radica en el tipo de fotodiodos empleados en estos sistemas de comunicación, diodos PIN de áreas grandes y con capacidades parásitas intrínsecas elevadas [SÄC05]. Estas limitaciones imponen serias restricciones en diseño del receptor del sistema de comunicaciones. Si buscamos soluciones económicas para sistemas de comunicaciones de corta distancia, una buena elección será el uso de POF para el canal de fibra, pero siendo necesario aplicar técnicas de ecualización para conseguir anchos de banda a precios competitivos con sistemas convencionales como el cobre [BAN08], [DON10] y [GIM11]. El objetivo de este trabajo fin de máster (TFM) será corregir las limitaciones frecuenciales en un receptor de POF mediante el diseño y desarrollo de un ecualizador en tiempo continuo para aplicaciones en comunicaciones serie de alta velocidad. 8 Introducción 1.2. Descripción del proyecto y metodología En este TFM se busca implementar un ecualizador en tiempo continuo que sea capaz de corregir las limitaciones frecuenciales que presenta un sistema óptico basado en POF aumentando de esta manera el BW. Para la realización del trabajo, en primer lugar se ha llevado a cabo un estudio teórico y una revisión bibliográfica, en particular, de soluciones de bajo coste para comunicaciones serie de alta velocidad centrándose en profundidad en las etapas preamplificadoras y técnicas de ecualización [AZN13], [GIM13b] y [SAN13]. A continuación se ha realizado una caracterización experimental del prototipo de amplificador de transimpedancia T2-GDE-2013 (TIA) más fotodiodo (PD), analizando su comportamiento e identificando su BW. Una vez conocidas las limitaciones frecuenciales y vistas las diferentes opciones y técnicas existentes de ecualización, se ha pasado al análisis de la estructura elegida y a la posterior implementación del ecualizador en tiempo continuo con componentes discretos para la caracterización experimental del bloque utilizando instrumentación específica. Finalmente se han extraído una serie de conclusiones evaluando todas las etapas involucradas en el trabajo y de donde se extraen líneas futuras de actuación. 1.3. Herramientas utilizadas SOFTWARE: • MATLAB/SIMULINK: Herramienta de software matemático que ofrece un entorno de desarrollo integrado (IDE) con un lenguaje de programación propio. Utilizado como herramienta matemática, visual y de simulación para los estudios teóricos del TFM. • OrCADPSpice AD: Programa utilizado para la simulación eléctrica de los circuitos mediante el uso de modelos Spice de los diferentes componentes. • EAGLE: Programa de diseño por computador de placas de circuito impreso (PCB) a partir de la realización de esquemáticos. INSTRUMENTACIÓN: • BERT N4906A, Agilent: Permite medir el BER (Bit error ratio) y genera señales PRBS (Pseudorandom binary sequences) que permiten obtener información sobre el sistema de transmisión. • DCA 86100C, Agilent: Analizador de comunicaciones digitales que permite visualizar (diagramas de ojo) y analizar señales periódicas (PRBS). • ZVL Rhode&Schwarz: Analizador de redes vectorial utilizado para obtener las respuestas frecuenciales del ecualizador. • MSO9404A, Agilent: Osciloscopio con el que se han realizado diferentes medidas y pruebas en los circuitos. 9 Sistemas de comunicación por fibra óptica Por último, la respuesta frecuencial del fotodiodo viene limitada por la capacidad parásita asociada con la estructura del PD, la capacidad de deplexión 𝐶𝑃𝐷. Su valor depende del área de unión, del valor de la tensión inversa VR que se aplica al PD y de la distancia entre las regiones dopadas. A mayor VR menor 𝐶𝑃𝐷 (Fig. 13), esta capacidad limita el BW del sistema al introducir una frecuencia de corte dependiente de𝐶𝑃𝐷. Fig. 13 Dependencia de la capacidad de unión de la familia de PD S597X de Hamamatsu con VR. Incluyendo las componentes descritas anteriormente podemos considerar como modelo para caracterizar el fotodiodo polarizado en inversa el que ilustra la Fig. 14. Fig. 14 Modelo equivalente del PD. (a) Símbolo (b) modelo equivalente. Las limitaciones frecuenciales impuestas por la POF y el fotodetector hacen imprescindible que deban aplicarse ciertas técnicas de ecualización que permitan mejorar el ancho de banda y alcanzar las velocidades de transmisión adecuadas. 16 Sistemas de comunicación por fibra óptica 2.4. Amplificador de transimpedancia La luz viajando a través de la fibra sufre pérdidas antes de alcanzar el fotodiodo como ha sido expuesto en puntos anteriores. El fotodiodo transforma la intensidad lumínica en una corriente proporcional, la cual es amplificada y convertida a tensión por un amplificador de transimpedancia (TIA) que constituye la primera etapa del frontend del receptor. El diseño de TIAs implica muchos compromisos entre ruido, BW, ganancia y potencia, suponiendo un verdadero reto tanto en tecnologías bipolar como en CMOS. Veámoslo más detalladamente: Transimpedancia. Es deseable diseñar un bloque que presente una transimpedancia lo más alta posible puesto que esto relaja los requisitos de ruido y la ganancia para el post amplificador. Ruido. La corriente de ruido referida a la entrada es uno de los parámetros más críticos del TIA. A menudo, el ruido del TIA domina todas las demás fuentes de ruido y por lo tanto determina el rendimiento del receptor [SÄC05]. BW. Se busca que el BW sea lo más elevado posible, aunque un BW alto aumenta el ruido total integrado. Por otro lado, un BW limitado introduce ISI en las secuencias aleatorias, lo que se puede comprobar experimentalmente mediante diagramas de ojo (ANEXO I: diagramas de ojos), cerrando el ojo tanto verticalmente como horizontalmente. Las dos implementaciones más comunes para la etapa preamplificadora son ([ING04], [RAZ03] y [SÄC05]): a) Modo tensión. La implementación más extendida es el amplificador de transimpedancia tipo shunt-feedback. Con esta opción el diseñador pretende obtener un óptimo equilibrio entre todas las magnitudes que determinan las prestaciones. b) Modo corriente. La implementación más extendida se basa en un amplificador de corriente como etapa previa seguida de una posterior conversión I-V realizada normalmente por un TIA. Esta opción presenta como principal ventaja el aumento de BW. Sin embargo esto se consigue incrementando el consumo y el ruido. Antes de presentar las principales características de un amplificador de transimpedancia tipo shunt-feedback es conveniente analizar la topología más sencilla que realiza la conversión I-V, una resistencia, Fig. 15 (a), para conocer las principales limitaciones y el compromiso existente entre ellas. 17 Sistemas de comunicación por fibra óptica Fig. 15 Amplificador de transimpedancia básico implementado con una resistencia (a) estructura (b) modelo equivalente Considerando el modelo de pequeña señal de la figura Fig. 15 (b) en donde se incluye el ruido térmico generado por la resistencia, 𝑖2𝑛,𝑅𝐹, se extraen los principales parámetros de este preamplificador: 𝑇𝑅= 𝑉𝑜𝑢𝑡 𝐼= 𝑅𝐹 (4) 𝐵𝑊= 𝜔𝑃 2𝜋= 1 2𝜋1 𝑅𝐹𝐶𝑃𝐷 (5) 𝑖2𝑛,𝐼𝑁=𝑖2𝑛,𝑃𝐼𝑁+ 𝑖2𝑛,𝑅𝐹= 2𝑞(𝐼𝑃𝐼𝑁+ 𝐼𝐷𝐾)𝐵𝑊𝑛+ 4𝑘𝑇 𝑅𝐹 (6) De las expresiones anteriores se desprende que si conseguimos un elevado ancho de banda (valores de resistencia pequeños) es a costa de perder ganancia y aumentar el ruido, y de forma análoga, para valores de resistencia elevada conseguimos aumentar la transimpedancia y disminuir el ruido pero el ancho de banda se reduce a valores inaceptables. Shunt Feedback TIA La topología shunt-feedback de la implementación en modo tensión es la opción elegida en este trabajo para convertir la intensidad del PD en un voltaje de salida. Se ha elegido esta opción ya que proporciona un buen compromiso entre TR y BW combinados con un bajo nivel de ruido, y además presenta menor consumo que las alternativas en modo corriente. La estructura está formada por una resistencia conectada en el lazo de realimentación negativa de un amplificador de ganancia A como muestra la Fig. 16 (a). 18 Sistemas de comunicación por fibra óptica Fig. 16 (a) Estructura shunt-feedback del TIA (b) modelo equivalente del TIA más PD Considerando el comportamiento del amplificador ideal con ganancia en lazo abierto A y considerando el modelo equivalente del PD de la Fig. 14, se obtienen las siguientes expresiones: 𝑇𝑅= 𝑉𝑜𝑢𝑡 𝐼=−𝐴𝑅𝐹 𝐴+ 1 1 1 + 𝑅𝐹𝐶𝑃𝐷 𝐴+1 𝑠 (7) dónde: 𝑅𝑇= 𝐴𝑅𝐹 𝐴+ 1 (8) 𝜔𝑃= 𝐴+ 1 𝑅𝐹𝐶𝑃𝐷 (9) Si la ganancia en lazo abierto del amplificador es suficientemente elevada (A >> 1), la transresistencia se aproxima al valor de 𝑅𝐹, 𝑇𝑅=𝑅𝐹 a partir de (8). La limitación frecuencial dependiente de los valores de 𝑅𝐹 𝑦 𝐶𝑃𝐷, se ve compensada gracias a que la estructura shunt-feedback incrementa el valor del BW multiplicándolo por un factor (1+A), aumentando así el ancho de banda del sistema. 𝐵𝑊= 𝜔𝑃 2𝜋= 1 2𝜋𝐴+ 1 𝑅𝐹𝐶𝑃𝐷 (10) En cuanto al ruido que introduce en el receptor el TIA más el fotodetector queda descrito en la ecuación (11). 𝑖2𝑛,𝐼𝑁= 𝑖2𝑛,𝑃𝐼𝑁+ 𝑖2𝑛,𝑅𝐹+ 𝑖2𝑛,𝐴 (11) 19 Sistemas de comunicación por fibra óptica Donde 𝑖2𝑛,𝑃𝐼𝑁 es la contribución de ruido aportada por el PD vista en el anterior apartado, ecuación (3), 𝑖2𝑛,𝑅𝐹 es el ruido térmico producido por 𝑅𝐹 cuyo valor viene dado por (12) y 𝑖2𝑛,𝐴 es el valor del ruido producido por el amplificador referido a la entrada y que depende de su implementación. 𝑖2𝑛,𝑅𝐹= 4𝐾𝑇 𝑅𝐹 (12) Si queremos obtener una descripción más realista del sistema deberíamos considerar un modelo del amplificador que contemplara una dependencia frecuencial caracterizada por n polos (13). 𝐴(𝑠)=𝐴0�� � 1 1 + 𝑠 𝜔𝐴𝑖� 𝑛 𝑖=1 �, 𝑛 ≥2 (13) En este caso la función de transferencia 𝑇𝑅 presentaría n+1 polos. En la literatura encontramos ejemplos con n = 1 [GDP11], con n = 2 [SAN07] y hasta n = 3 [GDP13]. Sin embargo, con un buen diseño de la estructura del amplificador de tensión, se pueden llevar estas contribuciones frecuenciales lo suficientemente lejos de las frecuencias de trabajo como para poder aproximar el TIA a un sistema de primer orden, ecuación (7). Con esta premisa, el diseño de un posible ecualizador será más fácilmente abordable. 20 Caracterización experimental del prototipo T2-GDE-2013 3. Caracterización experimental del prototipo T2-GDE-2013 En este apartado se va a llevar a cabo la caracterización del prototipo de amplificador de transimpedancia T2-GDE-2013. El objetivo es poder conocer con exactitud las prestaciones frecuenciales del conjunto TIA más fotodiodo para la posterior toma de decisiones sobre la necesidad y especificaciones de un ecualizador. Uno de los puntos previos más importantes será abordar el complejo proceso de colocar ambos componentes on-chip en un encapsulado DIP. Esto difiere de lo encontrado en trabajos preliminares [GDP10] y [GDP13], para partir de una situación más favorable en términos de elementos parásitos y pérdidas no deseadas. 3.1. Descripción del TIA T2-GDE-2013 Las posibles topologías empleadas para implementar el amplificador de transimpedancia descrito en el punto 2.4 son muchas, desde la más sencilla, formada por una etapa en fuente común (CG) y un seguidor de tensión, hasta estructuras diferenciales que intentan eliminar el efecto de la alimentación y de la contaminación de ruido por sustrato [RAZ03]. En el caso que nos ocupa, el prototipo a caracterizar T2-GDE-2013 presenta la implementación del TIA descrita en la Fig. 17 y consta de dos etapas: 1) etapa de entrada en fuente común con un transistor cascode y 2) etapa de salida de acoplo por fuente formada por una etapa en drenador común (CD) y una en puerta común (CG). El lazo de realimentación está formado por una resistencia 𝑅𝐹 en serie con una fuente de tensión flotante y, un condensador de compensación, [GDP11]. Los valores de los componentes utilizados se encuentran detallados en el ANEXO III: TIA. Fig. 17 (a) Esquemático del TIA (b) Implementación prototipo TIA T2-GDE-2013 El fotodiodo elegido ha sido el S5973 de Hamamatsu por sus altas prestaciones (ver ANEXO VI: datasheets). Las principales características del S5973 son: buena responsivity con longitudes de onda entre 500 y 800 nm, un área activa de 0.5 mm2 y una capacidad parásita de deplexión de 1.8 pF (a 1V de polarización inversa del PD). 21 Caracterización experimental del prototipo T2-GDE-2013 3.2. Técnica de ensamblaje del fotodetector Como se ha indicado en la sección precedente, el primer paso para llevar a cabo la caracterización experimental del prototipo es abordar la disposición on-chip del TIA y el fotodiodo en un encapsulado DIP. Este proceso es complejo, laborioso y artesanal, habiendo muy poca información descrita en la literatura. El fotodiodo es fijado al encapsulado utilizando el siguiente procedimiento: 1. Inicialmente se pega una lámina aislante de mica mediante g-varnish, Fig. 18 (1) al sustrato. El g-varnish es un adhesivo aislante de conductividad eléctrica nula y que soporta muy bien las altas temperaturas. 2. El segundo paso consiste en pegar una segunda lámina conductora de oro cuya función es realizar el contacto con el cátodo del PD, Fig. 18 (2), de la misma manera que hemos hecho con la película de mica. 3. Y finalmente, el fotodiodo se fija a la lámina de oro mediante epoxy de plata, Fig. 18 (3). El epoxy de plata es un adhesivo conductor eléctrico. Los procesos llevados a cabo con g-varnish se hacen a temperatura ambiente. Sin embargo, aquellos realizados con epoxy de plata deben realizarse a una temperatura de 60⁰C y durante periodos de 7 horas. Este proceso se ha realizado en los laboratorios del CSIC bajo la supervisión del Dr. Agustín Camón. El prototipo de TIA se fija mediante epoxy de plata repitiendo el proceso descrito con el fotodiodo. El bonding entre los diferentes dispositivos se realiza en una máquina de puntas modelo HYBOND 572A y que opera bajo el principio de ultrasonidos. Este aparato presenta las prestaciones requeridas por nuestro sistema ya que permite hacer bondings en superficies mínimas de 25 µm x 25 µm. El material del hilo utilizado es aluminio de alta pureza con diámetro de 25 µm y que permite una adhesión óptima a las diferentes superficies del conjunto. Nótese que el material de los PAD del PD, del TIA y del encapsulado DIP son totalmente diferentes entre sí, y por lo tanto se tuvieron que realizar numerosas pruebas para ver cuál de los materiales del laboratorio se ajustaba mejor a nuestras necesidades. 22 Caracterización experimental del prototipo T2-GDE-2013 Fig. 18 Prototipo T2-GDE-2013, fotodiodo y TIA. Finalmente, para las pruebas de laboratorio, se realizó una PCB con los diferentes conectores (SMA) de alimentaciones, tierra y salida (con matching a 50 Ω) así como una guía para la colocación de la fibra óptica, Fig. 19. Fig. 19 PCB del prototipo T2-GDE-2013. 3.3. Comportamiento y caracterización experimental del sistema TIA+PD Para la caracterización experimental del prototipo se ha utilizado un transceiver comercial, el GDL1000T-228 de Firecomms (ver ANEXO VI: datasheets) y una fibra POF de longitud mínima. El patrón pseudoaleatorio de entrada ha sido generado por un tester de tasa de error de 3,6 Gb/s, N4906A BERT de Agilent. El análisis de la señal de salida del prototipo se ha realizado con un analizador de comunicaciones digitales, el DCA 86100 C de Agilent. 23 Caracterización experimental del prototipo T2-GDE-2013 El diagrama conceptual del setup de medida para la caracterización del prototipo TIA+PD con el equipo descrito anteriormente se muestra en la Fig. 20, y en la Fig. 21 se muestra el setup montado en el laboratorio. Fig. 20 Setup de medida conceptual del prototipo T2-GDE-2013 Fig. 21 Setup de medida en el laboratorio del prototipo T2-GDE-2013 Los equipos utilizados para el test óptico del prototipo no permiten obtener el comportamiento frecuencial de forma directa a como se obtendría mediante el uso de un analizador de redes, pero sí de manera indirecta mediante la comparativa simulación/experimental de los diagramas de ojo. Esto se basa en el hecho de que hay una correlación directa entre la respuesta en frecuencia de un dispositivo y su diagrama de ojo, es decir, si los diagramas de ojos experimentales y de simulación coinciden, las respuestas frecuenciales en ambos casos también coincidirán. 24 Caracterización experimental del prototipo T2-GDE-2013 Por ello, a continuación en la Tabla 2, se presentan los resultados de simulación del prototipo y los resultados experimentales obtenidos después de la caracterización, incluyendo el sistema de test para un bitrate de 1.25 Gb/s. EXPERIMENTAL SIMULACIÓN Diagrama de ojo para un bitrate de 1.25 Gb/s Tabla 2 Comparación de diagrama de ojo esperado por simulación y experimental. De los diagramas de ojos presentados en la tabla anterior se desprende que existe una diferencia clara entre los resultados experimentales y el comportamiento simulado del sistema. Si tenemos en cuenta el estudio previo realizado en el punto 2.4 atribuiremos esta diferencia al valor del parámetro 𝐶𝑃𝐷. Para estimar el valor de 𝐶𝑃𝐷 utilizado en la simulación, se tuvo en cuenta la capacidad de deplexión del PD, la capacidad parásita del proceso de fijación del PD al encapsulado y la capacidad parásita del bonding. La suma de estas capacidades daba un valor de 6,3 pF. Los resultados experimentales nos dicen que esta capacidad estimada no se corresponde con la real. Para hallar una aproximación mejor del valor de 𝐶𝑃𝐷 y por tanto un valor del BW más ajustado al comportamiento real del prototipo, deberemos realizar de nuevo el estudio del comportamiento del sistema mediante la simulación de este modelo, de manera que llevaremos a cabo una comparativa experimental/simulación de los diagramas de ojo hasta que presenten comportamientos similares y poder obtener así valores más realistas de las capacidades presentes. Con los valores obtenidos en la fabricación del TIA (ANEXO III: TIA) los de las hojas de características del PD S5973 (ANEXO VI: datasheets) y recogiendo otras capacidades existentes (Cin de entrada del TIA, capacidad de los conectores SMA, proceso de ensamblaje, etc) en un valor CT, la ecuación (14) queda de la siguiente manera: 𝑍𝑇= 𝑉𝑜𝑢𝑡 𝐼𝑃𝐼𝑁= 602.2 1 + 47.79𝐶𝑇𝑠 (14) Time, t (0.25ns / Div) Output Voltage, V out (2 mV / Div) 25 Diseño del ecualizador en tiempo continuo Es interesante notar que este proceso de migración tecnológica no será directo ya que no sólo las características de los transistores empleados son diferentes sino que los criterios de diseño cambian de un sistema integrado a uno discreto. En tecnologías integradas la tensión de alimentación es de un valor normalmente fijo dependiente de la longitud del canal y en un diseño discreto este parámetro suele dejar cierto grado de libertad. Por contra, las dimensiones físicas de los componentes activos son variables a determinar en un diseño integrado mientras que en uno discreto son parámetros fijos dependiente del fabricante. Por otro lado, el coste de componentes pasivos discretos (condensadores, resistencias y bobinas) es muy reducido mientras que en tecnologías integradas aumenta ya que pueden ocupar grandes superficies de silicio. Todo lo anterior pone de manifiesto la complejidad del proceso de migración tecnológica, el cual, suele conllevar un flujo de diseño diferente al habitualmente utilizado. El flujo de diseño en este escenario comienza con la migración desde un sistema integrado a uno discreto dentro de la misma tecnología para posteriormente pasar a utilizar componentes de la nueva tecnología elegida. Este último paso es crucial para verificar que el comportamiento de la topología bajo estudio es similar al original, ya que suelen aparecer nuevos compromisos de diseño. Este proceso previo queda descrito en el ANEXO IV. En dicho anexo se presenta una topología habitualmente utilizada en circuitos integrados CMOS, pero diseñada con elementos discretos. La concordancia entre resultados teóricos y experimentales de dicha estructura permite concluir que el comportamiento del bloque se sigue manteniendo y que podría ser apto para una migración tecnológica discreta. En la sección 4.3 se abordará este punto en profundidad. 4.3. Ecualizador BJT active shunt peaking Tal y como se ha expuesto en la sección anterior, los transistores discretos MOSFET comerciales para nuestra aplicación no presentan las prestaciones necesarias, por lo que vamos a presentar como alternativa una migración de la topología active shunt peaking en tecnología FET (ANEXO IV) a bipolar. 4.3.1. Diseño del ecualizador BJT active shunt peaking Para ello se usará la misma metodología desarrollada en el ANEXO IV comenzando con el estudio del comportamiento teórico de la estructura ecualizadora con transistores bipolares. La estructura propuesta es la mostrada en la Fig. 24 (a). 32 Diseño del ecualizador en tiempo continuo Fig. 24 (a) Arquitectura EQ-CT active shunt peaking BJT (b) Circuito equivalente para pequeña señal El modelo equivalente en AC para pequeña señal, es el mostrado en la Fig. 24 (b), aplicando la teoría de análisis lineal, la función de transferencia que describe el bloque es la presentada en la ecuación (19): 𝑉𝑜 𝑉𝑖= −𝛽 (𝑅+𝑅𝑏) 𝑅𝐼𝑁 (𝛽+ 1) 𝑅∗ 𝑅𝑏∗𝐶 𝑅+ 𝑅𝑏 𝑠+ 1 𝑅𝑏∗𝐶 𝛽+1 𝑠+ 1 (19) Cero: 𝜔𝑍= 𝑅1+ 𝑅𝑏 𝑅1∗ 𝑅𝑏∗𝐶1 Polo: 𝜔𝑃= 𝛽+1 𝑅𝑏∗𝐶1 Los motivos de elección de esta estructura básica están basados en: 1) la topología contiene únicamente 2 elementos activos y es relativamente fácil de modelar, 2) es una estructura con mínimos requerimientos en tensión de alimentación, 3) presenta un número reducido de fuentes de ruido y 4) todos los componentes son elementos de bajo coste. En la ecuación (19) aparecen un polo y un cero. Estos dependen de los parámetros característicos del transistor 𝑅𝑏y β, y por lo tanto, se requiere un compromiso entre las condiciones de operación en zona activa y la elección de R y C. En la ecuación (16) del análisis teórico de un ecualizador no aparece ningún polo, pero como se puede ver en la ecuación (19), en un ecualizador real aparece un polo que determina el BW del ecualizador. Este polo permite fijar el ancho de banda del bloque limitando así la contribución de ruido. Para fijar y limitar los valores de 𝐼𝐵, se colocará una resistencia RIN en la base del transistor Q1, esta resistencia aparecerá en la ganancia de la función de transferencia. 33 Diseño del ecualizador en tiempo continuo Esta estructura por sí misma no es suficiente para compensar las limitaciones frecuenciales del sistema PD+TIA, ecuación (15), ya que sólo posee un cero. Para introducir el segundo cero se ha seguido la misma metodología y los mismos análisis para las configuraciones de la estructura active shunt peaking que en el ANEXO IV. En el caso de la configuración de dos arquitecturas active shunt peaking en paralelo con transistores bipolares, Fig. 25, aparecen los mismos problemas y limitaciones que los presentados por los transistores MOSFET por lo que se descarta su elección. Fig. 25 Dos estructuras active shunt peaking en paralelo con BJT Mediante la estructura en cascada de dos ecualizadores active shunt peaking con transistores bipolares, Fig. 26 (a), se consigue el objetivo deseado. Debido al uso de transistores bipolares, el análisis y los resultados son más complejos que en el caso de los MOSFET y se deben incluir algunas modificaciones al circuito. Fig. 26 (a) Dos estructuras active shunt peaking con BJT en cascada (b) Circuito equivalente para pequeña señal 34 Diseño del ecualizador en tiempo continuo El análisis en AC para pequeña señal, Fig. 26 (b), proporciona la siguiente función de transferencia: 𝑉𝑜 𝑉 𝑖 = 𝛽2(𝑅1+𝑅𝑏)(𝑅2+𝑅𝑏) 𝑅 𝐼𝑁 (𝛽+ 1)�𝑅 1 +𝑅 𝑏 + (𝑅 𝑏 + 𝑅 𝑃 )(𝛽+ 1)� ∙ ( 𝑅1∗ 𝑅𝑏∗𝐶1 𝑅1+ 𝑅𝑏 𝑠+ 1 )( 𝑅2∗ 𝑅𝑏∗𝐶2 𝑅2+ 𝑅𝑏 𝑠+ 1 ) (𝑅𝑏∗𝐶2 𝛽+1 𝑠+ 1)( 𝑅𝑏∗(𝑅1+ 𝑅𝑏+ 𝑅𝑃)𝐶1 𝑅1+ 𝑅𝑏+ (𝑅𝑏+ 𝑅𝑃)(𝛽+1) 𝑠+ 1) (20) Ceros: 𝜔𝑍1= 𝑅1+ 𝑅𝑏 𝑅1∗ 𝑅𝑏∗𝐶1 , 𝜔𝑍2= 𝑅2+ 𝑅𝑏 𝑅2∗ 𝑅𝑏∗𝐶2 Polos: 𝜔𝑃1= 𝑅1+ 𝑅𝑏+ (𝑅𝑏+ 𝑅𝑃)(𝛽+1) 𝑅𝑏∗(𝑅1+ 𝑅𝑏+ 𝑅𝑃)𝐶1 ,𝜔𝑃2= 𝛽+1 𝑅𝑏∗𝐶2 Se obtienen dos ceros independientes mediante la adecuada elección de 𝑅1, 𝑅2, C1 y C2. En uno de los polos aparece una dependencia con 𝑅1 y 𝑅𝑝 por lo que se deben elegir estos valores junto al de C1 de forma que el polo esté suficientemente lejos de las frecuencias de trabajo. La ganancia del sistema se puede controlar modificando los valores de las resistencias de la estructura. Ya que 𝑅1, 𝑅2 y 𝑅𝑝 están comprometidos por el valor de los polos, ceros y las condiciones de polarización, queda libre el valor de RIN para establecer la ganancia que se desee. Realizando el análisis en DC para asegurar el modo de operación en activa de los transistores, obtenemos restricciones en los grados de libertad del valor de los elementos resistivos de la primera red active shunt peaking al tener que ser un valor fijo la suma 𝑅𝑃+ 𝑅1. Si tenemos en cuenta que una de las compensaciones frecuenciales será siempre la misma, la que impone el conjunto TIA más fotodiodo, se fijará la primera red ecualizadora de la Fig. 26 (a) para compensar este conjunto. La limitación frecuencial de la fibra se compensará con la segunda red ecualizadora. 4.3.2. Implementación del ecualizador BJT active shunt peaking Una vez elegida la estructura active shunt peaking en cascada con transistores bipolares se abordará un proceso de simulación eléctrica y posterior fabricación de prototipo utilizando transistores discretos sencillos ampliamente conocidos. El objetivo de este prototipo será la verificación de su correcto comportamiento frecuencial (a bajas frecuencias) como paso previo a abordar el diseño más complejo del ecualizador de alta frecuencia. Para ello se han realizado simulaciones utilizando los modelos de Spice de los componentes con el entorno de simulación PSpice de Cadence y posteriormente se ha diseñado una PCB mediante el software de diseño electrónico Eagle para comprobar experimentalmente los resultados. 35 Diseño del ecualizador en tiempo continuo Se ha elegido el transistor bipolar 2N2222A de ST para la implementación del ecualizador. Debido a las restricciones sobre el rango de variación de los elementos resistivos del ecualizador, se ha optado por dejar estos componentes con un valor fijo calculado previamente y variar los condensadores C1 y C2. Es interesante contrastar que esta restricción es producto de la migración tecnológica ya que para la topología con MOSFET (ANEXO IV), suelen ser las resistencias los valores modificables de la red de compensación. Dado que la ganancia se puede controlar mediante RIN, se ha colocado un trimmer con el que controlar la ganancia del ecualizador para las diferentes medidas experimentales. Se han utilizado conectores SMA y las resistencias y el resto de componentes de la PCB son SMD 1206 estándar, Fig. 27. Los esquemáticos y planos se encuentran en el ANEXO V: planos. Fig. 27 Prototipo ecualizador bipolar para bajas frecuencias Mediante los datasheets y la simulación, se elige la corriente de base con un compromiso entre bajo consumo y una buena respuesta frecuencial de los transistores y se fija mediante 𝑉𝑖𝑛 y 𝑅𝑖𝑛. A partir de este valor de corriente por base, se calculan los valores de los elementos del ecualizador para la correcta polarización del circuito y se obtienen los valores característicos del transistor 𝑅𝐵y β. Con todos estos valores se procede al cálculo de los condensadores para fijar los ceros y los polos con los que se va a trabajar. Para medir las respuestas frecuenciales, se ha utilizado un generador de señales capaz de trabajar hasta 30 MHz (33522A, Agilent) con el que se genera la señal AC de excitación del circuito más un offset para polarizar los transistores en DC. Variando la frecuencia de esta señal se tomaron los valores de amplitud en la salida del circuito con un osciloscopio digital (MSO9404A, Agilent) para definir la respuesta frecuencial de los ecualizadores. Estos equipos presentan impedancias infinitas de entrada y salida en sus terminales por lo que se han podido interconectar con los ecualizadores directamente. Con los valores de componentes mostrados en la Tabla 4, obtenemos los siguientes resultados mediante simulación (Fig. 28) y experimentales (Fig. 29) del prototipo para las dos siguientes frecuencias de ecualización: 𝑓𝑧1= 𝜔𝑧1 2𝜋 ⁄=50 𝐾𝐻𝑧 y 𝑓𝑧2= 𝜔𝑧2 2𝜋 ⁄=150 𝐾𝐻𝑧. 36 Diseño del ecualizador en tiempo continuo PARÁMETRO VALOR 𝑽𝑫𝑫 2 V 𝑹𝟏 1800 Ω 𝑹𝟐 1000 Ω 𝑹𝒑 3900 Ω 𝑪𝟏 3 nF 𝑪𝟐 12 nF Tabla 4 Valores de los parámetros del prototipo de ecualizador active shunt peaking 2N2222 Fig. 28 Resultados simulación ecualizador active shunt peaking 2N2222. Fig. 29 Resultados experimentales ecualizador active shunt peaking 2N2222. El prototipo se comporta de la forma deseada a las frecuencias calculadas para los ceros del ecualizador y coincide con las pruebas realizadas en el simulador. Si comparamos las ganancias de las figuras anteriores, se observa que en los resultados experimentales es menor. Esto es debido a que se satura a valores próximos a VDD, algo que no se observa en el análisis AC del simulador debido a su aproximación lineal pero si en el análisis transitorio del simulador. 37 Diseño del ecualizador en tiempo continuo Sin embargo el ancho de banda del ecualizador no llega hasta el polo teórico del sistema ya que el pico del boosting cae a frecuencias más bajas. Esto es debido a limitaciones frecuenciales provenientes de efectos parásitos que se presentan en los transistores (en los que se ha usado un modelo de pequeña señal simplificado para los cálculos teóricos) y al routing de la PCB. La información extraída de estos resultados es valiosa de cara a hacer el prototipo final ya que parámetros como la capacidad por unidad de superficie de la PCB o el grado de modelado de los componentes activos pueden ser establecidos desde el principio. 4.3.3. Implementación del ecualizador BJT active shunt peaking para alta frecuencia A la hora de abordar la implementación del ecualizador final el primer paso es la elección de un transistor bipolar capaz de trabajar a frecuencias elevadas. Entre la oferta disponible en el mercado de transistores Si-BJT con esta característica se ha elegido el transistor NE662M04 de California Eastern Laboratories. El valor de la intensidad de base (y del cual dependen los parámetros característicos de los transistores, ver datasheet en ANEXO VI: datasheets) se ha elegido en función de un compromiso entre el consumo y la frecuencia de transición del transistor. La tensión de alimentación del bloque se ha fijado en un valor compatible con el utilizado para el TIA, el cual recordemos es 1.8 V. El valor de uno de los ceros está fijado por el conjunto TIA/fotodiodo a 150MHz y el otro debe ser ajustable, debido a la variación de la limitación frecuencial introducida por la fibra óptica. Los valores de todos los componentes teniendo en cuenta estas premisas de diseño se muestran en la Tabla 5. PARÁMETRO VALOR 𝑽𝑫𝑫 1.8 V 𝑹𝟏 180 Ω 𝑹𝟐 180 Ω 𝑹𝒑 330 Ω 𝑹𝒃 200 Ω 𝑽𝒊𝒏 0.87 V β 70 𝑰𝑩 100 µA 𝑹𝒊𝒏 100 Ω 𝑪𝟏 3 nF 𝑪𝟐 12 nF Tabla 5 Valores de los parámetros del prototipo de ecualizador active shunt peaking BJT para alta frecuencia Tenidos en cuenta todas estas elecciones, se ha llevado a cabo la simulación eléctrica del ecualizador con los modelos Spice proporcionados por el fabricante en los que se incluyen los efectos del encapsulado, por lo que a priori el comportamiento real debería ajustarse a los resultados obtenidos en simulación. 38 Diseño del ecualizador en tiempo continuo En el caso de alta frecuencia, se deben tomar consideraciones especiales para la medida de la respuesta frecuencial ya que se utilizan equipos específicos que requieren una adaptación de impedancias de 50 Ω y un filtrado de la componente DC de las señales. Por lo tanto, antes de la fabricación del ecualizador, se debe tener en cuenta cómo se van a realizar las medidas experimentales. En este trabajo, se va medir la respuesta frecuencial con un analizador de redes de Rohde & Schwarz vector network analyzer ZVL6, que posee un rango de frecuencias de 9KHz a 6GHz y un matching de entrada y salida de 50 Ω. Para adaptar el ecualizador al equipo de medida, se debe diseñar un circuito de test. Para la etapa de entrada hay que tener en cuenta la adaptación de impedancias a 50 Ω y la necesidad de proporcionar un nivel en DC para polarizar los transistores del ecualizador. Para la etapa de salida es necesario incluir un driver de desacoplo para acomodar las impedancias y reducir la influencia del sistema de test sobre los resultados finales. Teniendo esto en cuenta, el circuito final resultante con los circuitos de test incluidos del ecualizador se muestra en la Fig. 30. Fig. 30 Ecualizador active shunt peaking BJT (DUT en recuadro gris) con etapas de test. Todos los componentes de la placa, incluidos los transistores, son SMD. Para los condensadores variables se han usado unos trimmers SMD con un rango de variabilidad de entre 7 pF y 50 pF que permiten la fijación de los ceros en las frecuencias de trabajo. El resto de condiciones de diseño son las mismas que las empleadas en caso de baja frecuencia. El resultado puede verse en la Fig. 31. Los esquemáticos y planos se encuentran en el ANEXO V: planos. 39 Diseño del ecualizador en tiempo continuo Fig. 31 Prototipo ecualizador active shunt peaking BJT alta frecuencia Los resultados de la simulación han mostrado un comportamiento satisfactorio a frecuencias elevadas alcanzando valores de ancho de banda próximos al GHz, BW = 900MHz en el ejemplo de la Fig. 32. Fig. 32 Simulación de ecualizador active shunt peaking BJT para alta frecuencia. De los resultados experimentales, se puso de manifiesto un problema de estabilidad como se puede ver en el comportamiento oscilante de la Fig. 33. Este comportamiento indeseado tiene su origen en el lazo de realimentación positiva de la estructura ecualizadora, Fig. 24, y está relacionado con las capacidades parásitas entre terminales del transistor. Al ser estas capacidades muy pequeñas, del orden de pF, estos efectos indeseados no aparecieron cuando se llevó a cabo el estudio experimental del prototipo de baja frecuencia. Fig. 33 Oscilación de la estructura active shunt peaking BJT 40 Diseño del ecualizador en tiempo continuo Se ha probado la misma estructura con un transistor diferente, HFA3127 de Intersil (ANEXO VI: datasheets), para desechar la hipótesis de que el comportamiento inestable es debido al comportamiento particular del transistor NE662M04 obteniendo el mismo resultado indeseado del ecualizador. Para justificar este comportamiento oscilante se realiza un análisis teórico de la estructura teniendo en cuenta las capacidades parásitas asociadas al transistor base emisor 𝐶𝐵𝐸 y base colector 𝐶𝐵𝐶. Realizando el análisis para pequeña señal obtenemos la siguiente ecuación característica del sistema con el lazo de realimentación para una rama ecualizadora (Fig. 24 a): 𝑅𝐵 1 + 𝑅𝐵𝐶 𝑠+ 𝑅 1 + 𝑅 𝐶𝐵𝐶𝑠+ 𝑅𝑜 (1 + 𝐶𝐵𝐸 𝑅𝐵 𝑠) 1 + (𝑅𝑜𝐶𝑜+ 𝑅𝑜 𝐶𝐵𝐶 𝛽)𝑠 �1 + 𝛽 1 + 𝑅𝐵𝐶 𝑠�= 0 (21) Dónde 𝑅𝑜 y 𝐶𝑜 son la resistencia y capacidad que ve la estructura en su salida que en nuestro caso se corresponderán con la resistencia y capacidad de entrada vista desde la base del siguiente transistor de la estructura ecualizadora, Fig. 30. A la hora de hallar una condición de oscilación a partir de la ecuación (21), nos encontramos con un sistema de cuarto orden en donde todos los parámetros están relacionados entre sí, por lo que no es una tarea trivial el poder identificar la condición de oscilación y controlarla mediante el cambio del valor de los componentes del circuito. Es importante notar que la topología active shunt peaking CMOS integrada original es altamente estable. Pero los resultados experimentales de esta sección demuestran que el comportamiento del bloque tras la migración tecnológica a elementos discretos y bipolares conlleva unos cambios que no hacen viable tal migración. A la vista de estos resultados, es necesario replantear la estructura ecualizadora por una que presente un comportamiento estable al trabajar en altas frecuencias. 4.4. Ecualizador BJT pasive shunt peaking 4.4.1. Diseño del ecualizador pasive shunt peaking Para el diseño de la nueva estructura se ha eliminado el lazo de realimentación de los transistores para evitar una posible inestabilidad del sistema. La arquitectura usada es el resultado de unir una topología de degeneración de emisor con un filtro pasa baja [RAD05] más una topología pasive shunt peaking mediante la inclusión de una bobina, Fig. 34 (a). El motivo de esta unión de estructuras ecualizadoras es la necesidad de obtener dos ceros para compensar las limitaciones frecuenciales del sistema, ecuación (17), ya que la estructura pasive shunt peaking presenta una función de transferencia similar a la estructura active shunt peaking con un solo cero. Se va a seguir la misma metodología de diseño que en los anteriores apartados utilizando los transistores BJT para altas frecuencias directamente en la implementación del ecualizador. 41 Diseño del ecualizador en tiempo continuo Como prueba final que verifique el correcto funcionamiento del ecualizador de forma adaptable, se toman medidas experimentales para diferentes longitudes de fibra adaptando el cero variable del ecualizador a la limitación frecuencial de cada POF probada. Para ello, se han tomado medidas con fibras (Mitsubishi GH, ANEXO VI: datasheets) de longitudes de 10, 20 y 30 metros respectivamente que se presentan en la Tabla 8. DIAGRAMAS DE OJO EXPERIMENTALES Diagrama de ojo para un bitrate de 622.08 Mb/s con una POF de 10 m Diagrama de ojo para un bitrate de 622.08 Mb/s con una POF de 20 m Diagrama de ojo para un bitrate de 622,08 Mb/s con una POF de 30 m Tabla 8 Diagramas de ojo experimentales del conjunto TIA+PD ecualizado para diferentes longitudes de POF Los resultados reflejan la variabilidad del cero que permite compensar las pérdidas en la fibra, obteniéndose unos valores de apertura del diagrama de ojo en el peor de los casos (30 m) de de 5 mV con un jitter de 375 ps. Se puede apreciar que, a pesar del incremente en la longitud de la fibra, las características de los diagramas de ojos se mantienen (anchura del ojo y tiempos de subida/bajada). Por contra, la señal ve incrementado su SNR ya que su amplitud disminuye debido a que el pulso de luz que atraviesa la POF sufre una distorsión y atenuación mayor cuanto más larga sea la fibra. 48 Conclusiones 5. Conclusiones 5.1. Conclusiones generales En este TFM, se ha realizado un estudio, análisis, simulación, implementación y caracterización de un sistema de comunicaciones óptico de banda ancha para POF. El objetivo del trabajo ha sido la realización de un ecualizador con componentes discretos adaptativo que compense las limitaciones frecuenciales que puede sufrir el sistema. Se ha realizado el estudio de todos los bloques que componen el sistema, se ha abordado el proceso de fabricación y posterior caracterización experimental del bloque TIA más fotodiodo y se ha llevado a cabo el diseño electrónico de un ecualizador adaptativo mediante estudios teóricos y resultados obtenidos mediante simulación eléctrica. Para ello, se han aplicado los objetivos de bajo coste (inherente en los sistemas basados en POFs), bajo consumo y un compromiso entre ganancia, ruido y ancho de banda. Se han realizado PCBs para los prototipos siguiendo las consideraciones de diseño más adecuadas en cada caso, se han descrito los setup de medida necesarios para la caracterización de cada bloque y se han presentado los resultados obtenidos. Como conclusión se tiene que el prototipo final de ecualizador realiza su cometido de forma correcta y eficiente cumpliendo con los objetivos marcados antes de su diseño. Los resultados finales obtenidos del sistema de comunicaciones óptico completo utilizando POF, permiten la ecualización de las dos limitaciones frecuenciales, 150 MHz fijos del conjunto TIA+PD y ecualización adaptativa de la limitación de la fibra de varias longitudes. Por lo tanto, el ecualizador realiza su función cumpliendo además los objetivos de bajo coste (precio del ecualizador con los costes unitarios de cada componente: 4,10 €), bajo consumo (2,3 mW incluido el driver de salida) y un bitrate máximo de operación del sistema de comunicaciones óptico de 800 Mbps. A la hora de estudiar la posible migración de la topología final discreta desarrollada para el ecualizador se debe elegir la tecnología de fabricación. Al tratarse de una estructura con transistores bipolares, no se podría usar una tecnología CMOS de 0.18 µm, en cambio se podría trabajar con una tecnología BiCMOS de 0.25 µm que cumple con requisitos de bajo coste. 5.2. Líneas futuras En este TFM se ha desarrollado una etapa ecualizadora con componentes discretos que puede compensar las limitaciones frecuenciales de la POF de forma adaptativa y de los primeros bloques del front-end analógico (TIA+PD). Este trabajo abre las siguientes líneas futuras de investigación: 49 Conclusiones • Una vez demostrado el correcto funcionamiento del ecualizador adaptativo para compensar la limitación frecuencial variable introducida por la POF, un reto que se plantea es el de realizar un sistema electrónico que implemente un lazo de realimentación que permita adaptar el sistema automáticamente para compensar la limitación frecuencial introducida por la longitud y características de la fibra. • Estudio del uso del ecualizador desarrollado en el emisor (pre-énfasis). Con este cambio de la ubicación del ecualizador se perdería la adaptabilidad de la estructura pero se enfatizarían las componentes de alta frecuencia realizando un boosting sobre ellas minimizando así el efecto de atenuación que se produce en la fibra. • Realizar un proceso de migración de la topología discreta a una integración monolítica utilizando una tecnología BiCMOS de 0.25 µm. Con ello se perseguiría minimizar más los costes y aumentar la frecuencia de operación del sistema. 50 Referencias 6. Referencias [ANA04] B. Analui and A. Hajimiri, “Bandwidth Enhancement for Transimpedance Amplifiers”, IEEE Journal of Solid-State Circuits, Vol. 39, No.8 , August 2004. [ANT10] A. Antonino, D. Zeolla and R. Gaudino, “Bidirectional gigabit transmission over a single SI-POF for home networking”, in Proc. of Future Network &MobileSummit Conference, June 2010 [ARA10] L. A. Araque, “Comunicaciones con Fibra Óptica, Fibra Monomodo”, http://conocimientosdwdmtechnology.blogspot.com.es/2010/06/comunicacionescon-fibra-optica-fibra.html, June 2010. [AZN13] F. Aznar, S. Celma and B. Calvo, “CMOS Reciever front-ends for Gigabits short-range optical communications”, Springer, 2013. [BAN08] S. Bandyopadhyay, S. E. Ralph, P. Mandal and D. Pedrotti, “Integrated TIA-equalizer for high speed optical link”, 21st International Conference on VLSI Design, VLSID, pp. 208213, February 2008. [BRE05] G. Breed, “Analyzing Signals Using the Eye Diagram, High Frequency electronics”, http://www.highfrequencyelectronics.com/Archives/Nov05/HFE1105_Tutorial.pdf, Nov. 2005. [DON10] Y. Dong and K. Martin, “Analog front-end for a 3 Gb/s POF receiver”, Proceedings of 2010 IEEE International Symposium on Circuits and Systems (ISCAS), pp. 197-200, August 2010. [GAR08] J. I. Garcés and J. Mateo, “Apuntes Comunicaciones Ópticas”, Universidad de Zaragoza, http://diec.unizar.es/asignaturas, 2008. [GDP10] J. M. García del Pozo, W.A. Serdijn, A. Otín and S. Celma, “2.5 Gb/s CMOS preamplifier for low-cost fiber-optic receivers”, Analog Integrated Circuits and Signal Processing, An International Journal, August, 2010. [GDP13] J. M. García del Pozo, S. Celma, C. Gimeno and A. Camón, “Design and Experimental Verification of Low Cost POF Transimpedance Amplifiers”, IET Optoelectronics, September, 2013. [GIM11] C. Gimeno, C. Aldea, S. Celma and F. Aznar, “A Cost-Effective 1.25-Gb/s CMOS Receiver for 50-m Large-Core SI-POF Links”, IEEE Photonics Technology Letters, 24, 486-487, 2011. [GIM13a] C. Gimeno, C. Aldea, S. Celma and F. Aznar, “Multigigabit Analog Equalizers for Plastic Optical Fibers”, Microelectronics Journal, DOI:10.1016/j.mejo.2013.01.005, 2013. [GIM13b] C. Gimeno, C. Sanchez-Azqueta, E. Guerrero, C. Aldea, and S. Celma, “A 1-V 1.25-Gbps CMOS Analog Front-end for Short Reach Optical Links” Proceedings of the 39rd European Solid-State Circuits Conference (ESSCIRC13), pp.339-342, 2013. [ING04] M. Ingels, M. Steyaert, “Integrated CMOS Circuits for Optical Communications”, Advanced Microelectronics, Springer, 2004. [KOO11] A.M.J. Koonen, et.al, “A Look into the Future of In-Building Networks: Radmapping the Fiber Invasion”, in Proc. 20th Intern. Conf. Plastic Optical Fibers (POF 2011), pp. 41-46, September 2011. [LU01] Chao-Hsin Lu, Wei-Zen Chen, “Bandwidth Enhancement Techniques for Transimpedance Amplifier in CMOS Technologies”, ESSCIRC2001, Villach, Austria, pp. 192-195, Sep.2001. [MAX03] Maxim Integrated Products, “Designing a Simple, Small, Wide-band and Low-power Equalizer for FR4 Copper Links”, DesignCon, 2003. 51 Referencias [OSH98] K.T. Oshiro, G.T. Uehara, A.K. Oki, B. Tang, “A 10-Gbps 83 mWGaAs HBT Equalizer/Detector for Coaxial Cable Channels”, IEEE 1998 Custom Integrated circuits Conference, pp. 347-350. [RAD05] S. Radovanovic, Anne-Johan Annema, Bram Nauta, “A 3-Gb/s Optical Detector in Standard CMOS for 850-nm Optical Communication”, IEE Journal of Solid-State Circuits, vol. 40, no. 8. pp. 1706-1717. August 2005. [RAZ03] B. Razavi, “Design of Integrated Circuits for Optical Comunications”, McGraw-Hill, 2003. [SAN07] M.T. Sanz, J.M. García del Pozo, S. Celma and A.Sarmiento, “Constant-bandwidth adaptive transimpedance amplifier”, Electronics letters, Vol.43 no. 25. December 2007 [SAN13] C. Sánchez-Azqueta, C. Gimeno, E. Guerrero, C. Aldea, and S. Celma, “A Low-Power CMOS Receiver for 1.25-Gb/s over 1-mm SI-POF Links”, IEEE Transactions on Industrial Electronics (Forthcoming). [SÄC05] E. Säckinger, “Broadband Circuits for Optical Fiber Communication”, WileyInterscience, 2005. [ZIE08] O. Ziemann, J. Kranser, P. E. Zamzow, W. Daum, “POF handbook optical short range transmission systems”, Springer, 2008. 52 ANEXOS ANEXO I: diagramas de ojos Un diagrama de ojos es una representación gráfica intuitiva para señales de comunicación óptica o eléctrica. La calidad de estas señales se puede juzgar a partir de un diagrama de ojo analizando la interferencia intersímbolo (ISI), el ruido (SNR) y el jitter. En nuestro caso nos permite analizar las formas de onda (niveles en 1 y 0 de los bits y sus transiciones) que se propagan mediante un canal de comunicaciones ópticas en la salida de los diferentes bloques del receptor (TIA y EQ). Un diagrama de ojo es un gráfico que muestra la superposición de las distintas combinaciones posibles de unos y ceros en un rango de tiempo o cantidad de bits determinados. Dichas combinaciones permiten obtener las características de los pulsos que se propagan por el medio de comunicación. Fig. 42 Información básica de un diagrama de ojo [BRE05] Las principales magnitudes que se pueden medir e identificar en un diagrama de ojos son las siguientes: ISI: Es un fenómeno por el cual se distorsiona la señal (ensanchamientos temporales y solapamiento de bits consecutivos), se debe a la limitación del ancho de banda asociado al sistema, las señales en alta frecuencia se atenúan y producen un ensanchamiento del pulso, por lo tanto, cuanto mayor es la frecuencia de trabajo mayor es el efecto del ISI. Midiendo la altura del ojo podemos obtener información sobre la atenuación de la señal y mediante la anchura tenemos información de la dispersión de la señal. Signal to noise ratio (SNR): Esta magnitud define el ruido que se ha introducido en el sistema por diferentes motivos (efectos del canal, ruido térmico, etc.) y determina la relación entre la amplitud de la señal y el nivel de ruido. 53 ANEXOS El ruido intrínseco fundamental que nos vamos a encontrar en la señal es de dos tipos: • Flicker. Bajo a altas frecuencias, por lo que va a contribuir poco en nuestro caso. • Térmico. Jitter: Este efecto indeseado mide las desviaciones temporales de los flancos (de subida y bajada) con respecto al caso ideal. Este fenómeno se puede dar por diferentes causas como pueden ser la reflexión del canal, efectos del ISI, variación de temperatura o ruido. En el diagrama de ojos afecta a la anchura máxima del ojo reduciéndola cuanto más efecto jitter se produzca en el sistema. Bit error rate (BER): Todos los efectos que se han descrito hasta ahora afectan a la calidad de la señal haciendo que parte de la información enviada por el receptor se pierda en el proceso de recepción del front-end. Estas pérdidas se miden mediante la tasa de error de bits (BER) que da información del número de bits incorrectamente recibidos, con respecto al total de bits enviados durante un intervalo especificado de tiempo. Por lo general, a mayor tamaño de ojo en el diagrama mejor será el BER. 54 ANEXOS ANEXO II: MATLAB FUNCIÓN eyediagr %********************************************************************% % Función para la visualización de diagramas de ojo % % Diego Pérez Sanz % % Grupo de Diseño Electrónico % % Universidad de Zaragoza % %********************************************************************% function[]=eyediagr(t, x, T) s =size(t); n =0; fori=1:s(1,1) if(t(i,1)>= n*T && t(i,1)<(n+1)*T) results(i,1)= t(i,1)- n*T; results(i,2)= x(i,1); end if(t(i,1)>(n+1)*T) n = n +1; results(i,1)= t(i,1)- n*T; results(i,2)= x(i,1); end end 55 ANEXOS ANEXO III: TIA Design and Experimental Verification of Low Cost POF Transimpedance Amplifiers Jose María García del Pozoa,b, Santiago Celmaa, Cecilia Gimenoa, Agustín Camónc a Group of Electronic Design (GDE-I3A); b Servicio General de Apoyo a la Investigación-SAI; c Instituto de Ciencias de Materiales de Aragón and Departamento de Física de la Materia Condensada (Universidad de Zaragoza -CSIC) Facultad de Ciencias - C/ Pedro Cerbuna 12, CP.50009, University of Zaragoza, Zaragoza – Spain. E-mails: {chgarcia, scelma, cegimeno, acamon}@unizar.es ABSTRACT This work introduces a low-cost transimpedance amplifier suitable for plastic optical fiber (POF) frontends. The proposed transimpedance amplifier is designed with some novel principles and fabricated in a low-cost 180-nm CMOS technology. The power consumption is 24 mW supplying the block with 1.8 V. An electrical test allows characterizing the block under ideal conditions reaching 1 GHz bandwidth and low noise levels. An optical measurement setup is also presented, allowing checking the block performance in a controlled test ambient. This optical setup allows validating the novel design criteria as well as obtaining valuable information for future works. Keywords: Transimpedance amplifier, plastic optical fiber, analog front-end, optical test setup. INTRODUCTION For short distance optical communication systems the use of plastic optical fibers (POFs) as transmission media are preferable to other materials such as glass fibers or cooper wires. The reason is that the costperformance trade-off becomes much better. It is important to remark that low cost is mandatory in consumer electronics [1]. From an electrical point of view the problem is not technological as processes with transition frequencies beyond 300 GHz are already on the market, thus covering the supported POF performance [2]. The task is precisely to design the required blocks by using the cheapest available technology. All this implies reviewing the design strategies and find an appropriated design-technology combination. This issue becomes especially critical in the optical receiver preamplifier, also called transimpedance amplifier (TIA), where all limitations introduced by POFs and light-electrical conversion devices must be minimized. The signal quality at the output of the TIA should be good enough for the later binarization by the postamplifier. As Figure 1 depicts, this binarization is carried out by two different blocks: the equalizer, which produces a spectral regeneration of the bit stream, and the limiting amplifier (LA), which provides a digital level output signal [3]. Figure 1. General view of an optical receiver front-end architecture. 56 ANEXOS Given this architecture, there is a group of conventionally accepted design rules which sets the required performance for each block [4, 5]. These design principles are summarized in three main points: (1) The TIA bandwidth (BW) must equal 0.7 times the data rate RB as a compromise between intersymbol interference (ISI) and thermal noise. It must also achieve output signal levels of around 10 mV. (2) The equalizer compensates the fiber/photodiode frequency limitations, and a gain-boosting peak below 10 dB at the bit rate is necessary to minimize noise. (3) The LA bandwidth must equal the data rate for minimum frequency impact. It must also provide high gain to achieve digital signal levels at the output. Theoretically, these conditions allow reaching the best receiver trade-off considering gain, noise and bandwidth, or equivalently, the best compromise between speed data transmission and bit error ratio (BER). However, in practice, several problems crop up. This issue is addressed in the following section. ARCHITECTURE: DESIGN PRINCIPLES Consider the architecture shown in Figure 1 and the normalized transfer functions HF(s), TR (s), HEQ(s), and HLA(s), modeling the frequency response of the fiber, the TIA, the equalizer and the LA, respectively. The resulting transfer function, HT(s),of all these terms equals ( ) ( ) ( ) ( ) ( ) sHsHsTsHsH LAEQRFT ⋅⋅⋅= (1) From the previous section, it is known that the LA bandwidth must be designed to be 1.25 GHz in such a way that the equalizer must compensate the frequency decay introduced by the optical branch and the PD/TIA couple. This means ( ) ( ) [ ] ( ) [ ] 11 −− ⋅= sTsHsH RFEQ (2) The problem arises when realistic frequency models of the fiber and the TIA must be considered. In this case, the transfer functions of HF(s) and TR(s) exhibit several frequency terms: ( ) Rs s s sH i n ii F∈≤≤      += − = ∏ 101 1 α α (3) ( ) C sn s s TsT i n ii OR ∈≥                += − = ∏ 21 1 1 (4) Taking into account (2), (3) and (4), the equalizer design becomes complex and ineffective as it usually results in strong trade-offs to compensate the total frequency roll-off. This problem was found in some previous works [4, 5]. Now, let us consider a situation where the TIA bandwidth equals the LA bandwidth, i.e. 1.25 GHz. In this case, the bandwidth of the TIA is also far enough away and HEQ(s) should equal [HF(s)]-1. Obviously, this relaxes the equalizer design conditions and divides the main problem into two where independent compensation techniques could be developed more efficiently for the TR(s) and HEQ(s) compensations. This solution presents the drawback of the noise increase. The larger the input block bandwidth, the higher the thermal noise. Nevertheless, reviewing the literature, no experimental evidence has been encountered as to whether this noise increase is critical or not. This question is quite difficult to answer because the noise density depends strongly on the devices employed in the system. This is another question to be answered in this work. PROPOSED TRANSIMPEDANCE AMPLIFIER Taking into account the considerations reported in the previous section, the proposed transimpedance amplifier must reach 1.25 GHz bandwidth as well as being noise-optimized. Another design principle is 57 ANEXOS ANEXO IV: estructuras de ecualizadores con MOSFET En este anexo se recoge un estudio de migración a tecnologías discretas de una estructura clásica con transistores MOSFET de un ecualizador integrado. La arquitectura elegida de ecualizador en tiempo continuo de este estudio es la denominada active shunt peaking, Fig. 43 (a). Esta estructura está compuesta por una etapa amplificadora en fuente común con una impedancia de carga activa formada por un transistor, una resistencia y un condensador. CARACTERÍSTICAS DE DISEÑO Fig. 43 (a) Arquitectura EQ-CT active shunt peaking (b) Circuito equivalente para pequeña señal Para hallar su comportamiento frecuencial se realiza el análisis AC para pequeña señal de la estructura propuesta, Fig. 43 (b). Podemos observar como la función de transferencia de la estructura presenta un cero y un polo en la ecuación (25). 𝑉𝑜𝑢𝑡 𝑉 𝑖𝑛 =−𝑔𝑚1 𝑔𝑚 2 1 + 𝑅𝐶𝑠 1 + 𝐶 𝑔𝑚2 𝑠 donde: (25) 𝜔𝑍 = 1 𝑅𝐶 , 𝜔𝑃 = 𝑔𝑚2 𝐶 (26) 𝑔𝑚= 2𝐼𝐷 𝑉𝐼𝑁− 𝑉𝑇𝐻 (27) Por lo tanto, dado que el valor de la transconduntancia gm es un valor fijo asociado al transistor y su punto de polarización (27), para elegir la posición en el dominio frecuencial del polo y del cero, se toman de manera adecuada valores de la tensión de alimentación, tensión en DC de polarización de entrada, R y C. 64 ANEXOS Por otro lado, la ganancia del sistema depende básicamente de gm1 y gm2, que será la unidad si los dos transistores del ecualizador son iguales y operan bajo las mismas condiciones. Esta estructura por sí misma no sería suficiente para compensar las limitaciones frecuenciales de nuestro sistema, ya que sólo posee un cero. Para introducir el segundo cero en el ecualizador se proponen las siguientes modificaciones de la estructura: a) Dos arquitecturas active shunt peaking en paralelo Fig. 44 (a) Modificación b) de la estructura active shunt peaking (b) Circuito equivalente para pequeña señal El análisis AC de la estructura modificada proporciona la siguiente función de transferencia: 𝑉𝑜𝑢𝑡 𝑉𝑖𝑛 =−𝑔𝑚1 𝑔𝑚2+ 𝑔𝑚3(1 + 𝑅1𝐶1𝑠) (1 + 𝑅2𝐶2𝑠) 𝐶1𝐶2(𝑅1+ 𝑅2) 𝑔𝑚2+ 𝑔𝑚3𝑠2+ 𝐶1(𝑅1𝑔𝑚3+ 1)+ 𝐶2(𝑅2𝑔𝑚2+ 1) 𝑔𝑚2+ 𝑔𝑚3 𝑠+ 1 (28) 𝜔𝑍1 = 1 𝑅1𝐶1 , 𝜔𝑍2 = 1 𝑅2𝐶2 En esta ocasión se han introducido dos ceros independientes en el sistema, cada uno definido por los valores de R y C de su respectiva rama. El problema que presenta esta estructura es que se ha introducido un segundo polo en la función de transferencia del ecualizador que está relacionado con el cero de mayor frecuencia. Este polo será mayor cuanto mayor sea el valor gm pero como máximo sólo puede alcanzar el valor del mayor cero del ecualizador. Esto impide trabajar en un BW mayor al que imponen las limitaciones frecuenciales del sistema por lo que esta estructura no es apta para su uso como ecualizador. 65 ANEXOS b) Dos arquitecturas active shunt peaking en cascada Fig. 45 (a) Modificación c) de la estructura active shunt peaking (b) Circuito equivalente para pequeña señal El análisis AC de esta estructura proporciona la siguiente función de transferencia: 𝑉𝑜𝑢𝑡 𝑉𝑖𝑛 =−𝑔𝑚1 𝑔𝑚3 𝑔𝑚2 𝑔𝑚4(1 + 𝑅1𝐶1𝑠) (1 + 𝑅2𝐶2𝑠) �1 + 𝐶1 𝑔𝑚2𝑠��1 + 𝐶2 𝑔𝑚4𝑠� (29) 𝜔𝑍1 = 1 𝑅1𝐶1 , 𝜔𝑍2 = 1 𝑅2𝐶2 , 𝜔𝑃1 = 𝑔𝑚2 𝐶1 , 𝜔𝑃2 = 𝑔𝑚4 𝐶2 Con esta configuración se cumple el requisito de tener dos ceros independientes que anulen las limitaciones frecuenciales del sistema, siendo cada cero ajustable por los elementos pasivos de su rama. En este caso nos encontramos de nuevo con dos polos en la función de transferencia del ecualizador. Al contrario que en la estructura a), se puede controlar el valor de los polos de forma independiente de los ceros ya que solo dependen del valor de los condensadores y de 𝑔𝑚 y no de las resistencias. IMPLEMENTACIÓN DEL ECUALIZADOR MOSFET Para comprobar el correcto funcionamiento experimental de la estructura ecualizadora descrita hasta ahora, se ha diseñado un prototipo con componentes discretos sencillos. El objetivo es verificar el comportamiento frecuencial teórico en un circuito real. 66 ANEXOS Se ha elegido el array de transistores NMOS ALD1116 de Advanced Linear Devices. Este circuito integrado tiene dos transistores en un mismo substrato con un alto grado de matching en el mismo encapsulado, por ello, se ha aprovechado para los dos transistores de las etapas en fuente común de la estructura que se conectan a tierra, con lo que pueden compartir substrato. Las características principales de este transistor son: tensión umbral de 0.7 V, baja capacidad de entrada, alta resistencia de entrada y baja corriente de fuga de entrada y salida. Para los componentes variables de la adaptación del ecualizador, R y C, se utilizan trimmers. Se han utilizado conectores SMA y los demás componentes de la PCB son SMD 1206 estándar, Fig. 46. Los esquemáticos y planos se encuentran en el ANEXO V: planos. Fig. 46 Prototipo ecualizador MOS para bajas frecuencias Para el cálculo de los ceros, se ha trabajado en el rango de frecuencias de hasta 200 KHz utilizando las ecuaciones descritas en (29). El valor de los parámetros del prototipo aparece en la Tabla 9. PARÁMETRO VALOR 𝑽𝑫𝑫 2 V 𝑽𝑰𝑵 1 V 𝑰𝑫 0.5 mA 𝒈𝒎 0.3 mS Tabla 9 Valores de los parámetros del prototipo de ecualizador MOS active shunt peaking Con estos datos, obtenemos los siguientes resultados mediante simulación (Fig. 47) y experimentales (Fig. 48) del prototipo para las dos siguientes frecuencias de ecualización: 𝑓𝑧1= 𝜔𝑧1 2𝜋 ⁄=50 𝐾𝐻𝑧 y 𝑓𝑧2= 𝜔𝑧2 2𝜋 ⁄=150 𝐾𝐻𝑧. 67 ANEXOS Fig. 47 Resultados simulación prototipo ecualizador ALD1116. Fig. 48 Resultados experimentales prototipo ecualizador ALD1116. Se puede comprobar en los anteriores análisis frecuenciales del prototipo que el ecualizador realiza de forma correcta su cometido, los ceros se presentan en las frecuencias calculadas teóricamente realizando el boosting de ecualización. El ancho de banda del ecualizador no alcanza el valor del polo teórico del sistema debido a limitaciones provenientes de efectos parásitos que se presentan en la estructura ecualizadora, especialmente debidos a los encapsulados de los transistores. 68 ANEXOS ANEXO V: planos En este anexo se presentan los planos de las placas de circuito impreso realizadas para este trabajo. En todas ellas se ha utilizado el software de diseño por computador Eagle. V.1. Planos ecualizador active shunt peaking MOSFET ALD1116 ..........................................69 V.2. Planos ecualizador active shunt peaking BJT 2N2222A ..................................................71 V.3. Planos ecualizador active shunt peaking BJT NE662M04 ...............................................73 V.4. Planos ecualizador pasive shunt peaking BJT NE662M04...............................................74 V.1. Planos ecualizador active shunt peaking MOSFET ALD1116 ESQUEMÁTICO 69 ANEXOS PLANO CARA TOP PLANO DRILLS 70 ANEXOS V.2.Planos ecualizador active shunt peaking BJT 2N2222A ESQUEMÁTICO 71 ANEXOS PLANO CARA TOP PLANO DRILLS 72 ANEXOS V.3. Planos ecualizador active shunt peaking BJT NE662M04 ESQUEMÁTICO 73 ANEXOS 80 ANEXOS VI.3. Si PIN PD S5973 Hamamatsu 81 ANEXOS 82 ANEXOS 83 ANEXOS 84 ANEXOS VI.4. Transistor bipolar 2N2222A ST 85 ANEXOS 86 ANEXOS 87 ANEXOS VI.5. Transistor NMOS ALD1116 Advanced Linear Devices 88 ANEXOS 89 ANEXOS 96 ANEXOS VI.7. Transistor bipolar HFA3127 Intersil 97 ANEXOS 98 ANEXOS 99 ANEXOS 100