Document [original]

Fakultät für

Elektrotechnik,

Informatik und

Mathematik

Integrationstechniken für Feldeffekttransistoren

mit halbleitenden Nanopartikeln:

Einzel- und Multipartikel-Bauelemente

Von der Fakultät für Elektrotechnik, Informatik und Mathematik

der Universität Paderborn

zur Erlangung des akademischen Grades

Doktor der Ingenieurwissenschaften (Dr.-Ing.)

genehmigte Dissertation

von

Dipl.-Ing. Karsten Wolff

Erster Gutachter: Prof. Dr.-Ing. Ulrich Hilleringmann

Zweiter Gutachter: Prof. Dr.-Ing. John Thomas Horstmann

Tag der mündlichen Prüfung: 08.02.2011

Paderborn 2011

Diss. EIM-E/273

Inhaltsverzeichnis

Einleitung 1

1 Grundlagen, Nanopartikel und deren Eigenschaften 5

1.1 Ausgewählte physikalische Grundlagen . . . . . . . . . . . . . . . . . . . . 5

1.1.1 Raumladungszone............................ 5

1.1.2 Metall-Halbleiter-Grenzfläche . . . . . . . . . . . . . . . . . . . . . 6

1.1.3 Ladungsträgertransportmechanismen . . . . . . . . . . . . . . . . . 12

1.2 Nanopartikel und deren Eigenschaften . . . . . . . . . . . . . . . . . . . . 15

1.2.1 Synthese................................. 15

1.2.2 Dispergierprozess und Nanopartikeldispersionen . . . . . . . . . . . 19

1.2.3 Physikalische und elektrische Eigenschaften von Nanopartikeln . . . 21

2 Transistoraufbau und -funktionsweise 29

2.1 Dünnfilmtransistoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

2.2 Einzelpartikeltransistoren . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

2.3 Funktionsweise ................................. 35

2.4 Parameterextraktion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3 Integrationstechniken 45

3.1 Abscheidungsdefinierte Nanostrukturierungstechnik . . . . . . . . . . . . . 45

3.2 Materialien der Opferschichten . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.2.1 Fotolack AZ 5214E . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.2.2 Fotolack AZ MiR 701 . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.2.3 Schutzlack Bectron . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.3 Prozesstechnik zum Kantenabscheideverfahren . . . . . . . . . . . . . . . . 55

3.3.1 Siliziumdioxid-PECVD mit reduzierter Prozesstemperatur . . . . . 55

3.3.2 Verfahren zur selektiven Entfernung des Nanospacers ........ 56

3.4 Abscheidung von Nanopartikeln . . . . . . . . . . . . . . . . . . . . . . . . 60

3.4.1 Herstellung nanopartikulärer Schichten . . . . . . . . . . . . . . . . 60

3.4.2 Abscheidung von Einzelpartikeln . . . . . . . . . . . . . . . . . . . 68

4 Feldeffekttransistoren mit Silizium-Nanopartikeln 73

4.1 Dünnfilmtransistor ............................... 73

4.2 Einzelpartikeltransistoren . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

4.2.1 Inverted Coplanar-Architektur..................... 77

4.2.2 Inverted Staggered-Architektur .................... 86

Formelzeichen und Abkürzungen

4.2.3 Degradationsverhalten . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3 Zusammenfassung und Bewertung von Si-NP-FET . . . . . . . . . . . . . . 97

5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln 101

5.1 Einfluss der Umgebungsatmosphäre auf das Transistorverhalten . . . . . . 102

5.2 Auswahl des Kontaktmetalls für die Drain- und Source-Elektroden . . . . . 104

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode . . . . . . . . . . . . 106

5.3.1 Inverted Coplanar-Architektur . . . . . . . . . . . . . . . . . . . . . 106

5.3.2 Inverted Staggered-Architektur . . . . . . . . . . . . . . . . . . . . 110

5.3.3 Bewertung der Dünnfilmtransistoren . . . . . . . . . . . . . . . . . 131

5.4 Einzelpartikeltransistoren mit Rückseiten-Gate-Elektrode . . . . . . . . . . 132

5.4.1 Inverted Coplanar-Architektur . . . . . . . . . . . . . . . . . . . . . 133

5.4.2 Inverted Staggered-Architektur . . . . . . . . . . . . . . . . . . . . 138

5.5 Bewertung und Fazit von ZnO-NP-FET mit Rückseiten-Gate-Elektrode . . 141

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden . . . . . . . . . . . . . 143

5.6.1 Gate-Dielektrikum . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.6.2 Dünnfilmtransistoren mit PVP-Dielektrikum . . . . . . . . . . . . . 148

5.6.3 Einzelpartikeltransistoren auf Glassubstrat . . . . . . . . . . . . . . 159

5.6.4 Bewertung von TFT mit frei beschaltbaren Gate-Elektroden . . . . 163

6 Schaltungen 165

6.1 Inverter .....................................165

6.1.1 Inverter auf thermisch oxidiertem Siliziumsubstrat . . . . . . . . . . 167

6.1.2 Inverter auf Glassubstrat . . . . . . . . . . . . . . . . . . . . . . . . 169

6.2 Fazit.......................................170

Zusammenfassung und Ausblick 171

A Prozesstechnik 177

A.1 Konventionelle Lithografie- und Strukturierungsverfahren . . . . . . . . . . 177

A.1.1 Optische Lithografie . . . . . . . . . . . . . . . . . . . . . . . . . . 177

A.1.2 EUV-Lithografie . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

A.1.3 Röntgenstrahllithografie . . . . . . . . . . . . . . . . . . . . . . . . 179

A.1.4 Elektronenstrahllithografie . . . . . . . . . . . . . . . . . . . . . . . 180

A.1.5 Nanoimprint-Lithografie . . . . . . . . . . . . . . . . . . . . . . . . 180

A.2 Nanostrukturierung: Alternative Materialien der Opferschicht . . . . . . . 181

B Finite-Elemente-Simulation 185

B.1 Simulationsumgebung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185

B.2 DESSIS-Quellcode...............................186

Literaturverzeichnis 189

Eigene Veröffentlichungen und Patente 211

Danksagung 213

Ausgewählte Formelzeichen und

Abkürzungen

Allgemeine Variablen und Konstanten

Ageometrische Fläche

A∗∗ effektive Richardson-Konstante

Celektrische Kapazität

erel relativer Fehler

fFrequenz

FCCoulomb-Kraft

Gelektrischer Leitwert

hPlancksches Wirkungsquantum

Ielektrische Stromstärke

Iselektrische Sperrstromstärke

Jelektrische Stromdichte

Jselektrische Sperrstromdichte

JtTunnelstromdichte

kBoltzmann-Konstante

LBLeiterbahnlänge

m∗effektive Masse

m0Ruhemasse

Mmolare Masse

Pelektrische Leistung

qElementarladung

Qelektrische Ladung

Relektrischer Widerstand

TTemperatur

Tbp Siedepunkt

Velektrische Spannung

ZOrdnungszahl im Periodensystem

Eelektrische Feldstärke

ǫrrelative Dielektrizitätszahl

iii

Formelzeichen und Abkürzungen

ǫsrelative Dielektrizitätszahl bei Schottky-Effekt

ǫ0Dielektrizitätskonstante

ΘTunnelwahrscheinlichkeit

λWellenlänge

νWellenfrequenz

ξMassenanteil/-konzentration

ρRaumladungsdichte

ρR, ρR,cspezifischer Widerstand, Kontaktwiderstand

Dichte

σspezifischer Leitwert

τ, τdec, τdeg Zeit- bzw. Verzögerungskonstanten

ϕelektrisches Potenzial

ΨWellenfunktion

Halbleitereigenschaften

ECLeitungsbandkante

EFFermienergie

EgBandlücke

Eiintrinsische Fermienergie

EVValenzbandkante

Evac,HL Vakuumenergieniveau für Halbleiter

Evac,MVakuumenergieniveau für Metalle

LDDebye-Länge

nElektronendichte

nint Ladungsträgerdichte an Grenzflächen

ND,NADonator- bzw. Akzeptorkonzentration

NtStörstellendichte

Nt,Eenergetische Störstellendichte

pLöcherdichte

Vbi Built-in-Spannung

WρRaumladungszonenweite

µLadungsträgerbeweglichkeit

WφBn Barrierenweite für Elektronen

φBn,φBp Barrierenhöhe für Elektronen bzw. Löcher

φtBarrierenhöhe in Störstellen, Tiefe der Störstelle

∆φAbnahme der Barrierenhöhe durch Schottky-Effekt

φHL,φMAustrittspotenzial für Halbleiter bzw. Metalle

χElektronenaffinität

Formelzeichen und Abkürzungen

Transistor- und Schaltungsparameter

CiGate-Kapazität

fTTransitfrequenz

gdAusgangsleitwert

gmSteilheit

ID, IDS Drain- bzw. Drain-Source-Strom

IGGate-Leckstrom

Qsakkumulierte Ladung

tiSchichtdicke des Gate-Dielektrikums

VA, VDD, VEAusgangs-, Versorgungs-, Eingangsspannung

VDS Drain-Source-Spannung

VGS Gate-Source-Spannung

Vth,Vt0 Schwellenspannungsgrößen

EDS Kanalfeldstärke

EBD Durchbruchfeldstärke

α,β,γ,δModellparameter zum DITL-Effekt

µeff effektive Ladungsträgerbeweglichkeit

µFE,µFE0 Feldeffektladungsträgerbeweglichkeit

µn, µpElektronen-, Löcherbeweglichkeit

µsat Sättigungsladungsträgerbeweglichkeit

θModellparameter zur Gate-induzierten Schwellenspannungsabsenkung

Größen der Prozesstechnik und Schichtgeometrie

DNP Nanopartikeldurchmesser

DoF Tiefenschärfe

fRF RF-Anregungsfrequenz

hHL Schichtdicke der Halbleiterschicht

hh,OS Schichtdicke der Opferschicht

hh,SS Schichtdicke der Strukturschicht auf horizontalen Flächen

hv,SS Schichtdicke der Strukturschicht auf vertikalen Flächen (Kantenbedeckung)

kSS Konformität der Strukturschicht-Abscheidung

NA0Nummerische Apertur in Luft

nλoptischer Brechungsindex

NPartikelflächendichte

RAuflösungsvermögen einer Optik

SqRMS-Oberflächenrauheit

TaAnnealing-Temperatur

ΓSchichtbedeckungsgrad

Formelzeichen und Abkürzungen

Mathematische Operatoren und abkürzende Notationen

Cov{·} Kovarianz

div{·} Divergenz

Korr{·} Kreuzkorrelation

Var{·} Varianz

{·} Mittelwert

{·} approximierte Größe

Abkürzungen

AFM Atomic Force Microscope

ALD Atomic Layer Deposition

ALILE ALuminum Induced Layer Exchange

BSG BoroSilikatGlas

CVD Chemical Vapor Deposition

DIBL Drain Induced Barrier Lowering

DITL Drain Induced Threshold Lowering

DUV Deep UltraViolet

EPT EinzelPartikelTransistor

EUV Extreme UltraViolet

FEM Finite-Elemente Methode

GND GrouND

HMDS HexaMethylDiSilazan

HS High-Spin

IC Inverted Coplanar

IS Inverted Staggered

LPCVD Low Pressure Chemical Vapor Deposition

LS Low-Spin

LTO Low Temperature Oxide

MIS Metal-Insulator-Semiconductor

MOSFET Metal-Oxide-Semiconductor Fieldeffect-Transistor

NIL NanoImprint Lithography

NIS NonInverted Staggered

NMP N-Methyl-2-Pyrrolidon

OFET Organic Fieldeffect-Transistor

OLED Organic Light Emitting Diode

PDMS PolyDiMethylSiloxan

PECVD Plasma Enhanced Chemical Vapor Deposition

PEN PolyEthylenNaphtalat

PET PolyEthylenTerephtalat

Formelzeichen und Abkürzungen

PGMEA PropylenGlycolMonomethylEtherAcetat

PI PolyImid

PL PhotoLuminiszenz

PMCF-m Poly(Melamin-Co-Formaldehyd)-methyliert

PMMA PolyMethylMethAcrylat

PMS Partikel-Massen-Spektroskopie

PP PolyPropylen

PVD Physical Vapor Deposition

PMS Poly(4-VinylPhenol)

REM RasterElektronenMikroskopie

RFID Radio Frequency IDentification

RIE Reactive Ion Etching

RLZ RaumLadungsZone

RMS Root Mean Square

RTA Rapid Thermal Annealing

SB Schottky-Barriere

SCLC Space Charge Limited Current

TEM TransmissionsElektronenMikroskopie

TEOS TetraEthylOrthoSilikat

TES TriEthylSilan

TFT Thin-Film Transistor

UV UltraViolett

VE Völlig Entsalzt

WKB Wentzel-Kramers-Brillouin

vii

Einleitung

Obwohl der Begriff der Nanotechnologie ein besonderes Maß an Innovation und

Fortschritt suggeriert, werden nanotechnologische Phänomene seit der Antike beschrie-

ben. Insbesondere Nanopartikel und die damit verbundenen kolloidalen Dispersionen

wurden häufig in ihren Erscheinungen beobachtet und ihre Auswirkungen genutzt. Als

Beispiele hierfür seien kolloidale Flusssedimente im Babylon des 13. Jahrhunderts vor

Christus, rotgefärbte Kirchenfenster durch Plasmonenresonanz in Gold-Nanopartikeln im

mittelalterlichen Europa oder aber auch nanoskalige Rußadditive in Gummireifen zur

Steigerung der Abriebfestigkeit ab dem frühen 20. Jahrhundert nach Christus genannt.

Die ersten Anwendungen sind somit hauptsächlich der Materialwissenschaft und der

Chemie zuzuordnen.

Das Interesse am Einsatz von Nanopartikeln in elektronischen Anwendungen wuchs

erst mit der Suche nach Möglichkeiten, elektronische Schaltungen auf flexiblen Trägerma-

terialien (Substraten) und kosteneffizient in Druckverfahren (Rolle-zu-Rolle) herstellen

zu können. Die konventionelle Siliziumhalbleitertechnologie kann zwar technisch für

einen Großteil der Anwendungen eingesetzt werden, die Material- und Produktionskosten

sind jedoch bezüglich des Nutzens unverhältnismäßig hoch [Wong09]. Zunächst konzen-

trierte sich die Forschung auf die organische Elektronik, deren entscheidender Nachteil

die Degradation darstellt. Bis auf das Gebiet der organischen Leuchtdioden (OLED)

existieren bislang nur sehr wenige marktreife Produkte [VDMA09]. Dabei wird das

Marktpotenzial auf bis zu 43Milliarden Euro im Jahr 2020 geschätzt [Maur10]. Mögliche

Anwendungsgebiete sind unter anderem die Displaytechnik, Photovoltaik, Batterien,

Sensoren, RFID und intelligente Textilien.

Im Laufe der letzten Jahre blieb die Degradation organischer Transistoren (OFET)

ein dominantes Problem, so dass auch anorganische Halbleitermaterialien für die flexible

Elektronik in Betracht gezogen wurden [SR07]. Diese lassen sich zwar als Dünnschichten in

flexibler Elektronik integrieren, doch nur als kolloidale Dispersion lassen sich anorganische

Materialien auch im Druckverfahren abscheiden. Insbesondere Zinkoxid (ZnO) wird als

aussichtsreiches Material angesehen, da zur Prozessierung geringe Temperaturen benötigt

werden, aber dennoch relativ leistungsstarke Transistoren möglich sind [OHM10,Wong09].

Das Einsatzgebiet der Nanopartikelelektronik besteht zunächst aus Anwendungen

der Makroelektronik. Dieses Gebiet zielt nicht auf eine ausschließliche Erhöhung der

Integrationsdichte wie die Mikro- oder Nanoelektronik ab, sondern auf die Größe des

Einleitung

Organik

Nanopartikel

Si-Technologie

Kosten

Performance

Abbildung 1: Einordnung der nanopartikelbasierten Elektronik im Kosten-Performance-

Verhältnis

Gesamtsystems. In Applikationen, bei denen Größe eine untergeordnete Rolle spielt bzw.

gezielt erwünscht ist (z.B. großflächige Displays), soll nanopartikelbasierte Elektronik

im sogenannten low-cost/low-performance-Segment eingesetzt wird, also einem Bereich,

in der eine mittelmäßige Leistungsfähigkeit bei niedrigen Kosten akzeptabel ist. Es ist

durchaus möglich, bessere Ladungsträgerbeweglichkeiten in anorganischen Nanoparti-

keln als in organischen Dünnfilmen zu erreichen und gleichzeitig die Produktionskosten

konstant zu halten, wenn nicht sogar zu senken. Die Nanopartikelhalbleitermaterialien

stellen somit ein Bindeglied zwischen den organischen Halbleitern und der konventionellen

Siliziumtechnik dar [siehe Abbildung 1].

Vorteilhafterweise zeigt sich, dass ein Teil der Forschungsergebnisse aus der OFET-

Technologie auf die Nanopartikeltechnologie transferiert werden kann. So ist es möglich,

auf dieselben Isolatoren und Substrate zurückzugreifen [Hali06, Wong09]. Auch die

späteren Druckverfahren können unter Anpassung der Dispersionsrheologie auf die

Nanopartikelelektronik übertragen werden.

Zielsetzung

Im Mittelpunkt dieser Arbeit stehen Transistoren mit halbleitenden Nanopartikeln, die

den Aufbau elektronischer Schaltungen auf isolierenden Substraten ermöglichen. Mit Blick

auf alternative Herstellungsverfahren für flexible Trägermaterialien wird der maximal zu-

lässige Temperaturbereich bereits in dieser Arbeit berücksichtigt. Unter diesen Maßgaben

werden sowohl Dünnfilm- als auch Einzelpartikeltransistoren integriert, charakterisiert,

Prozess- und Materialeinflüsse analysiert und die Leistungsfähigkeit bzw. Eignung der

Bauelemente anhand von Standardtransistorparametern bewertet. Dieses ermöglicht die

Selektion einer geeigneten Transistorarchitektur und Prozessführung. Die Vorgehensweise

soll letztendlich zur Integration eines Inverters als einfache logische Schaltung führen. Die

Materialauswahl konzentriert sich auf Silizium als Elementhalbleiter und Zinkoxid als

transparenten Verbindungshalbleiter.

Einleitung

Für den Halbleiter Silizium beschäftigen sich bisherige Arbeiten nahezu ausschließlich mit

vertikal integrierten Einzelpartikelbauelementen, also Transistoren mit einer Kanallänge

in der Dimension des Nanopartikeldurchmessers. Von Nachteil ist der vertikale Aufbau

der Transistoren, der mit einer aufwändigen Prozessführung und einer nicht bestimm-

baren Position der Bauelemente einhergeht, so dass eine gezielte Verschaltung einzelner

Transistoren nicht möglich ist. Nanopartikuläres Zinkoxid als Halbleitermaterial wird in

bisherigen Forschungsarbeiten nur als Dünnschichtmaterial eingesetzt. Die Erhöhung der

Ladungsträgerbeweglichkeit – jedoch unter Vernachlässigung der Kontakteigenschaften –

ist ein zentraler Punkt der aktuellen Forschung. Berichte über Zinkoxid in Einzelparti-

kelarchitekturen sind aus der Literatur nicht bekannt.

In der vorliegenden Arbeit werden daher lateral aufgebaute Einzelpartikeltransisto-

ren sowohl mit Silizium- als auch Zinkoxid-Nanopartikeln vorgestellt. Darüber hinaus

werden Dünnfilmtransistoren mit beiden Partikelarten integriert, wobei eine Steigerung

der Leistungsfähigkeit zunächst nicht im Vordergrund stehen soll.

Gliederung

Zunächst werden in Kapitel 1 ausgewählte physikalische Grundlagen erläutert, die für die

Funktionsweise der Transistoren eine entscheidende Rolle einnehmen. Hauptaugenmerk

liegt auf dem Metall-Halbleiter-Kontakt, der das zentrale Element in der Gruppe der

Schottky-Barrieren-Drain-/Source-Feldeffekttransistoren (SB-(MOS)FET) darstellt,

zu der auch die vorgestellten Feldeffekttransistoren mit halbleitenden Nanopartikeln

zählen. Weiterhin wird auf Ladungsträgertransportmechanismen eingegangen, die im

Zusammenhang mit störstellenbehafteten Nanopartikeln und Grenzflächen auftreten.

Daraufhin werden die Herstellungsverfahren von Nanopartikeln aus Halbleitermaterialien

und der Einfluss einer Überführung des Feststoffs in kollodiale Suspensionen behandelt.

Neben den allgemeinen Eigenschaften von Nanopartikeln und den Unterschieden zu den

Materialien in ihrer Makroform werden Untersuchungen zur Grundcharakterisierung der

verwendeten Silizium- und Zinkoxid-Nanopartikel vorgestellt.

Im darauf folgenden Kapitel 2 werden typische Bauformen von Dünnschicht-Transistoren

erläutert. Diese werden anschließend auch auf Einzelpartikeltransistoren übertragen und

bewertet. Da die in dieser Arbeit zu präsentierenden Bauelemente auf dem Konzept

der Feldeffekttransistoren beruhen, die pn-Übergänge konventioneller MOSFET aber

durch Metall-Halbleiter-Kontakte ersetzt werden, wird sowohl das Funktionsprinzip

der SB-MOSFET als auch die Herleitung stark vereinfachter Modellgleichungen erklärt.

Zum Abschluss des Kapitels werden die Methoden zur Ermittlung der elektrischen

Transistorparameter ausgeführt. Ein Standard für nanopartikelbasierte Transistoren steht

bislang nicht zur Verfügung.

Wie bereits in der Einleitung erwähnt, wird sich der Dünnfilmprozesse der herkömmlichen

Halbleitertechnologie bedient, um Bauelemente zu integrieren. Insbesondere im Zusam-

menhang mit der großflächigen und effizienten Integration von Einzelpartikeltransistoren

Einleitung

wird die technologisch realisierbare Schwelle auf herkömmlichem Wege überschritten,

so dass die Problematiken der Strukturierungstechnik in Kapitel 3 kurz diskutiert

und das sogenannte Kantenabscheideverfahren als alternative Lösung zur großflächigen

Nanostrukturierung vorgestellt wird.

Inhalt des 4. Kapitels ist die Präsentation der Ergebnisse der experimentellen Inte-

gration von Feldeffekttransistoren mit Silizium-Nanopartikeln. Die Resultate unter

Verwendung von Zinkoxid-Nanopartikeln werden in Kapitel 5 vorgestellt. In beiden

Fällen sind die Transistoren sowohl als Dünnfilm- als auch als Einzelpartikeltransistoren

in verschiedenen Architekturen mit gemeinsamer Rückseiten-Gate-Elektrode aufgebaut.

Hierdurch ist es möglich, die Herstellungsverfahren und grundlegenden Eigenschaften

zu untersuchen. Das Verhalten der Bauelemente und die Einflüsse der Prozesstechnik –

beispielsweise die Auswirkungen einer thermischen Behandlung der Nanopartikel – auf

die elektrische Charakteristik werden diskutiert. Anhand der gewonnenen Resultate wird

im Hinblick auf den Schaltungsaufbau anschließend der Übergang zu frei beschaltbaren

Transistoren mit ZnO-Nanopartikeln vollzogen.

Anhand der in den Kapiteln 4 und 5 gewonnenen Ergebnisse wird ein zum Schal-

tungsaufbau geeignetes Transistorkonzept ausgewählt und eine Inverterschaltung auf

Silizium- bzw. Glassubstrat integriert. Die Charakterisierung und Bewertung der Inver-

terschaltungen wird in Kapitel 6 behandelt, wobei die Performance der Schaltungen

zunächst zweitrangig ist; im Vordergrund steht die Demonstration der Realisierbarkeit.

Kapitel 1

Grundlagen, Nanopartikel und deren

Eigenschaften

Aufgrund des Aufbaus von Feldeffekttransistoren mit halbleitenden Nanopartikeln und der

elektrischen Eigenschaften von Nanopartikeln werden im Folgenden die für diese Arbeit re-

levanten physikalischen Modelle für die Raumladungszone, den Metall-Halbleiter-Kontakt

und für die Ladungsträgertransportvorgänge vorgestellt. Die Betrachtungen stützen sich

im Wesentlichen auf [Sze81]. Weiterhin werden in Abschnitt 1.2 eine Auswahl von Synthese-

und Dispergierverfahren von Nanopartikeln sowie die Eigenschaften von Nanopartikeln –

inbesondere im Vergleich mit den entsprechenden Volumenmaterialien – erläutert.

1.1 Ausgewählte physikalische Grundlagen

1.1.1 Raumladungszone

Durch die im Vergleich zu Metallen geringere Ladungsträgerkonzentration in Halbleitern

können elektrische Felder an der Oberfläche eines Halbleiters erst in der Tiefe kompen-

siert werden, während Metalle oder entartete Halbleiter eine oberflächennahe Gegenla-

dung bereitstellen können und die Tiefe dieser Kompensationsschicht vernachlässigbar

ist. Infolgedessen entsteht in Halbleitern eine Raumladungszone (RLZ). Die vollständige

qϕsqϕ (x)

Oberfläche

Wρ

Abbildung 1.1: Banddiagramm eines n-Halbleiters mit Oberflächenpotenzial ϕs

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Kompensation des auf der Oberfläche festgelegten Potenzials ϕstritt erst mit Erreichen

der Raumladungszonenweite Wρein. Diese lässt sich allgemein aus dem Potenzial ϕ(x)

und den Ladungsträgerdichten im Gleichgewichtszustand nn0und pn0berechnen. Für die

Ladungsträgerverteilungen und die Raumladung ρgilt mit den Bezeichnungen in Abbil-

dung 1.1

nn(x) = nn0·exp −qϕ

kT ,(1.1a)

pn(x) = pn0·exp qϕ

kT ,(1.1b)

ρ(x) = qhN+

D−N−

A+pn(x)−nn(x)i.(1.1c)

Die hochgestellten Indizes in Gleichung (1.1c) deuten die Ionisierung der Donatoren ND

bzw. Akzeptoren NAan. Der Verlauf des Bändermodells ist zur Verdeutlichung in Ab-

bildung 1.1 abgebildet. Unter der Annahme einer Störstellenerschöpfung für einen n-

Halbleiter1mit

N+

D=ND,(1.2)

sowie mit N−

A=NA= 0 und der Störstellennäherung vereinfacht sich die Raumladungs-

dichte zu

ρ=qND,(1.3)

womit sich die eindimensionale Poisson-Gleichung

div E=−∂2ϕ

∂x2=ρ

ǫ0ǫr

=qND

ǫ0ǫr

(1.4)

ergibt. Die Gleichung (1.4) lässt sich unter den Randbedingungen E(x≥Wρ) = 0 und

ϕ(x≥Wρ) = 0 lösen. Die Weite der Raumladungszone für ϕ(0) = ϕsstellt sich nach

Wρ=s2ǫ0ǫrϕs

qND

(1.5)

ein. Für die Flächenladungsdichte der Raumladungszone gilt

ρRLZ =qNDWρ.(1.6)

1.1.2 Metall-Halbleiter-Grenzfläche

Im Gegensatz zu konventionellen MOSFET, deren sperrende Eigenschaften auf zwei gegen-

einander geschalteten pn-Homoübergängen basieren, stehen bei Feldeffekttransistoren mit

halbleitenden Nanopartikeln die metallischen Drain- und Source-Elektroden im direkten

Kontakt mit dem Kanalgebiet. Die Eigenschaften des Metall-Halbleiter-Kontaktes spielen

daher eine zentrale Rolle für die Funktion Nanopartikel-basierter Bauelemente.

1Analog lässt sich die Herleitung auch für einen p-Halbleiter durchführen.

1.1 Ausgewählte physikalische Grundlagen

Evac,M

qφM

Evac,HL

qχ qφHL

(a): vor Kontakt

Evac,M

qφM

Evac,HL

qχ

qφHL

qφBn

(b): mit geringem Abstand

Evac,M

qφM

Evac,HL

qχ

qφHL

qφBn

qVbi

qφBn =q(φM−χ)

(c): in Kontakt

Evac,M

qφM

Evac,HL

qχ

qφHL

(d): vor Kontakt

Evac,M

qφM

Evac,HL

qχ

qφHL

qφBn

(e): mit geringem Abstand

Evac,M

qφM

Evac,HL

qχ qφHL

qφBn

qVbi

(f): in Kontakt

Abbildung 1.2: Banddiagramme von Metall-Halbleiter-Kontakten. (a)-(c): idealer Metall-

Halbleiter-Kontakt, (d)-(f): Metall-Halbleiter-Kontakt mit Oberflächen-

Störstellen im Halbleiter

Die genauen physikalischen Vorgänge am Metall-Halbleiter-Kontakt sind bislang

nicht vollständig geklärt. Dennoch lässt sich der Metall-Halbleiter mit dem bekannten

und stark vereinfachten Mott-Schottky-Modell beschreiben [Scho38,Mott38].

Im idealen Fall ist das Kontakt-System gegeben durch das Metall mit der Fermienergie

EFund der Austrittsarbeit qφMund dem (idealen) Halbleitermaterial, welches energetisch

durch die Valenzbandkante EV, die Leitungsbandkante EC, das Fermienergieniveau EF

und die Elektronenaffinität χdefiniert ist. In Abbildung 1.2a ist das System graphisch

dargestellt. Vor dem Kontakt befinden sich beide Materialien im thermodynamischen

Gleichgewicht. Werden die beiden Materialien einander angenähert, so ist das System be-

strebt, die Fermienergieniveaus anzugleichen, indem sich im Metall eine negative Ladung

und im Halbleiter eine positive Gegenladung bildet. Aufgrund der hohen Leitfähigkeit

des Metalls kann die Ladung direkt als Oberflächenladung existieren, während sich

im Halbleiter mit einer relativ geringen Ladungsträgerkonzentration die Ladung über

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

eine Raumladungszone verteilt. Hierdurch tritt im Barrierengebiet eine Krümmung der

Energiebänder auf [siehe Abbildung 1.2b]. Im Grenzfall, dem direkten Kontakt beider

Materialien, entsteht so eine Ladungsträgerbarriere. Für Elektronen und Löcher als

Ladungsträger gilt für die Barrierenhöhen

φBn =φM−χ(1.7a)

φBp =Eg

q−[φM−χ].(1.7b)

Die Barrierenhöhe wird demnach in erster Näherung durch die Austrittsarbeit des Metalls

und die Elektronenaffinität des Halbleiters bestimmt. Im Falle einer negativen Differenz

zwischen Austrittsarbeit des Metalls und Elektronenaffinität des Halbleiters entsteht ei-

ne Anreicherungsschicht und der Kontakt zeigt ohmsches Verhalten. Für die Summe der

Barrierenhöhen für Minoritäts- und Majoritätsladungsträger ergibt sich die Bandlücke zu

Eg=q[φBn +φBp].(1.8)

Da in einem realen Halbleitermaterial zumindest Störstellen durch Abbruch der

Gitterstruktur an der Oberfläche entstehen, müssen diese für das Verhalten des Metall-

Halbleiterkontakts berücksichtigt werden. Es wird daher davon ausgegangen, dass an

der Oberfläche eine Störstellenkonzentration der Dichte Ntvorliegt. Die Störstellen sind

bis zum Ferminiveau besetzt, und die Energiebänder des Halbleiters sind im thermo-

dynamischen Gleichgewicht auch ohne einen Kontakt zum Metall bereits aufgewölbt

[siehe Abbildung 1.2d]. Bei Annäherung beider Materialien [siehe Abbildung 1.2e] tritt

ebenso die Generation von grenzflächennahen Ladungen auf. Unter der Voraussetzung,

dass die Dichte Ntausreichend groß ist, um zusätzliche Ladungen aufzunehmen, tritt

jedoch keine weitere nennenswerte Veränderung der Bandstruktur des Halbleiters auf.

Im direkten Kontakt existiert wiederum eine Ladungsträgerbarriere φBn. Ihre Höhe

ist nicht mehr von der Austrittsarbeit des Metalls abhängig, sondern wird durch die

Oberflächeneigenschaften des Halbleiters bestimmt.

Für den Ladungsträgertransport an Metall-Halbleitergrenzflächen ist die Barrierenhöhe

von besonderer Bedeutung, da sie direkten Einfluss auf die Anzahl der Ladungsträger hat,

die von dem einen in das andere Material gelangen können. Daher ist der Schottky-

Effekt zu berücksichtigen, der eine Absenkung der Barrierenhöhe durch das elektrische

Feld am Übergang bewirkt. Der Effekt lässt sich an einer idealen Metalloberfläche

erklären. Wird ein Elektron aus dem Metall herausgelöst, so muss die Austrittsarbeit

qφMgeleistet werden. Geichzeitig gilt, dass ein Elektron, welches sich an der Position x

außerhalb des Metalls befindet, eine Coulomb-Kraft erfährt. Diese Kraft wird durch eine

Spiegelladung, die sich im Metall an der Position −xbefindet, hervorgerufen [KMR06].

Dabei ist die Coulomb-Kraft durch

FC=−q2

4πǫ0(2x)2=−q2

16πǫ0x2(1.9)

1.1 Ausgewählte physikalische Grundlagen

0xmx

q∆φ

qφB

qφM

potenzielle Energie

qEx

Spiegelladungspotenzialenergie

Metall

Abbildung 1.3: Energiediagramm des Übergangs von einer Metalloberfläche zum Vakuum

gegeben. Damit lässt sich die Arbeit angeben, die durch ein Elektron auf seinem Weg

verrichtet werden muss, wenn es aus dem Unendlichen zum Punkt xgeführt wird.

E(x) =

∞

FCdx =q2

16πǫ0x.(1.10)

Wenn ein externes elektrisches Feld Eangelegt wird, überlagert sich die Kraft des elek-

trischen Feldes auf das Elektron mit dem Feld der Spiegelladungskraft, so dass sich die

resultierende Energie

Eges(x) = q2

16πǫ0x+qEx(1.11)

ergibt. Abbildung 1.3 zeigt schematisch die Metalloberfläche und die Verteilung der po-

tenziellen Energie außerhalb des Metalls. Ein Elektron benötigt demnach nur die Energie

qφB, um das Metall zu verlassen, wobei qφB=q(φM−∆φ) ist. Der Schottky-Effekt

lässt sich auch auf den Metall-Halbleiter-Kontakt anwenden, wenn das elektrische Feld E

durch die maximale elektrische Feldstärke an der Grenzfläche und die Permittivität im

Vakuum durch eine entsprechende Permittivität ǫ0ǫsausgetauscht werden. Die Größe ǫs

kann je nach Übergangsdauer und dielektrischer Relaxationszeit verschieden von der rela-

tiven Dielektrizitätszahl ǫrdes Halbleiters sein. Die Absenkung der Ladungsträgerbarriere

ist dann definiert als

∆φ=sqE

4πǫ0ǫs

.(1.12)

Weiterhin kann die Barrierenhöhe durch ein externes elektrisches Feld beeinflusst werden,

welches durch das Anlegen einer Spannung am Metall-Halbleiter-Übergang entsteht. Je

nach Vorzeichen der Spannung kann die Barriere vergrößert oder verkleinert werden2.

2Typische Werte für ∆φliegen nach Gleichung (1.12) im Bereich von 0,035 eV mit der relativen

Permittivität ǫs= 12 und der elektrischen Feldstärke E= 105V/cm [Sze81].

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Metall

Halbleiter

➀

➁➂➃

Abbildung 1.4: Transport-Prozesse am Metall-Halbleiter-Übergang in Vorwärtsrichtung:

➀thermische Emission über die Barriere, ➁Tunneleffekt durch die Bar-

riere, ➂Rekombination in der Raumladungszone, ➃Löcherinjektion aus

dem Metall (Rekombination im neutralen Bereich) (nach [Sze81])

Der Ladungsträgertransport an Metall-Halbleiter-Grenzflächen wird im Gegensatz

zum pn-Übergang durch Majoritätsladungsträger bestimmt. Die vier grundlegenden

Transportprozesse sind in Abbildung 1.4 dargestellt. Sie treten parallel auf, wobei

die Gewichtung je nach Materialbeschaffenheit und Feldstärken variiert. Gemäß der

Abbildung sind die vier wichtigsten Mechanismen:

➀(feldunterstützte) thermische Emission über die Barriere. Dieser Prozess ist domi-

nant für Metall-Halbleiter-Übergänge mit moderaten Dotierstoffkonzentrationen und

Temperaturen;

➁Tunneleffekt durch die Barriere. Dominant bei hohen Dotierstoffkonzentrationen bzw.

sehr schmalen Barrieren;

➂Rekombination in der Raumladungszone, vergleichbar mit einem pn-Homoübergang;

➃Rekombination im neutralen Bereich (Löcherinjektion vom Metall in den Halbleiter).

Für einen Ladungsträgertransport in Sperrrichtung treten diese Mechanismen ebenfalls

auf. Hierbei ist jedoch zu berücksichtigen, dass die Barrieren aufgrund ihrer Form in an-

derer Weise auf den Transportprozess wirken.

Je nach Ladungsträgerbeweglichkeit des Halbleiters lässt sich der Strom über den

Übergang berechnen; für Halbleiter mit großer Mobilität (z.B. Silizium) gemäß der

Theorie der thermischen Emission. Bei geringen Mobilitäten ist die Diffusionstheorie an-

wendbar. Da die Ladungsträgerbeweglichkeiten für halbleitende Nanopartikel je nach Ver-

arbeitung und Partikelmorphologie sehr verschieden sind, soll an dieser Stelle die Kom-

bination aus beiden vorgenannten Theorien, die Thermische Emissions - Diffusionstheorie

1.1 Ausgewählte physikalische Grundlagen

genannt werden. Für nähere Erläuterungen und die Herleitung wird auf [Sze81] verwiesen3.

Die Stromdichte Jam Übergang ergibt sich zu

J=A∗∗ T2exp −qφBn

kT !exp qV

kT −1,(1.13)

wobei A∗∗ die effektive Richardson-Konstante ist4. Die Größe A∗∗ ist wiederum

abhängig von der Rekombinationsgeschwindigkeit und der Übergangswahrscheinlichkeit

der Ladungsträger am Metall-Halbleiter-Kontakt. Die Charakteristik ähnelt durch die

exponentielle Abhängigkeit von der Spannung einer pn-Diode. Die Stromdichte ist zudem

abhängig von der Barrierenhöhe und nimmt exponentiell mit zunehmender Höhe ab.

Für den Tunneleffekt haben theoretische und experimentelle Untersuchungen gezeigt,

dass die Stromdichte die Abhängigkeit

J=Jsexp qV

nkT −1(1.14)

besitzt. Die Variable nwird als Idealitätsfaktor bezeichnet.

Für stark dotierte Halbleiter tritt eine Dominanz des Tunneleffekts auf. Der Anteil an der

Stromdichte, der durch den Tunneleffekt getragen wird, ist durch

Jt∝exp −qφBn

E00 !mit E00 =q~

2sND

ǫsm∗(1.15)

gegeben. Auch in diesem Fall ist zu erkennen, dass die Stromdichte von der Barrierenhöhe

φBn abhängig ist. Es lässt sich demnach schlussfolgern, dass die Barrierenhöhe eine Schlüs-

selrolle in Halbleiterbauelementen spielt, deren Funktion auf Metall-Halbleiter-Kontakten

gründet. Zwar ist die Barrierenform unter anderem abhängig von der Dotierung des

Halbleiters, doch nimmt – unabhängig von der Dotierung – die Stromdichte exponentiell

mit steigender Barrierenhöhe ab. Es ist weiterhin zu bemerken, dass nicht nur die

Barrierenhöhe, sondern auch die Barrierenweite WφBn die Stromdichte beeinflusst. Diese

ist bereits in Form der Spannung Vbzw. der Dotierstoffkonzentration in den Gleichun-

gen (1.13) und (1.15) inbegriffen. Wie in Abschnitt 2.3 gezeigt werden wird, bestimmt

nicht ausschließlich die angelegte Spannung V(im Speziellen die Drain-Source-Spannung

VDS) die Weite WφBn , sondern auch das elektrische Feld, welches von der Gate-Elektrode

ausgeht. Je nach Betriebszustand des Transistors dominiert entweder die thermische

Emission oder der Tunneleffekt.

Es ist bislang nicht geklärt, inwiefern dieses stark vereinfachte Modell des Metall-

Halbleiterübergangs, beruhend auf idealen Metallen und perfekten Einkristallen, auf die

3Im englischen Sprachgebrauch werden für die Theorien die Bezeichungen

Thermionic Emission Theory,Diffusion Theory bzw. Thermionic Emission - Diffusion Theory ver-

wendet.

4Die ersten drei Faktoren der rechten Seite in Gleichung (1.13) können zur Sperrstromdichte Jszu-

sammengefasst werden, so dass Js=A∗∗ T2exp−qφBn

kT gilt.

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Kontakte zwischen Metallen und halbleitenden Nanopartikeln angewendet werden kann.

Insbesondere Nanopartikel weisen eine hohe Störstellendichte und eine nanokristalline

Struktur auf.

Für Silizium als weitverbreitetes Halbleitermaterial wird dieses Problem sehr kontrovers

diskutiert. Es wurde lange davon ausgegangen, dass sich die Kontakteigenschaften in porö-

sem Silizium – einem den Nanopartikeln strukturell ähnlichen System – entsprechend dem

vorgestellten Modell einstellen. Ben-Chorin et al. legten jedoch dar, dass aufgrund

der hohen Zustandsdichte in porösem Material und eines Hopping-Transportmechanismus’

anstelle eines Ladungstransports über thermisch generierte Ladung die Kontakte quasi-

ohmsches Verhalten zeigen [BCMK95]. Übertragen auf Silizium-Nanopartikelfilme folgte

Burr et al. dieser Annahme [BSWK97], jedoch sind auch Beispiele bekannt, in denen

das Verhalten von Nanopartikeltransistoren gezielt durch die Auswahl eines Kontaktme-

talls von p- auf n-leitenden Typ verändert werden kann [DDB+06,SDB+07]. Dies ist aber

nur möglich, wenn die Barriereneigenschaften der Metall-Halbleiter-Grenzflächen Einfluss

nehmen. Es ist folglich anzunehmen, dass keine allgemeingültige Aussage getroffen werden

kann, da zu viele Faktoren (Herstellungsverfahren, Verarbeitung, Reinheit etc.) auf die

Eigenschaften der Übergänge einwirken.

Für die Realisierung von Nanopartikeltransistoren ist es zunächst nicht entscheidend, ob

die Kontakte ohmsch oder gleichrichtend sind. Mit ohmschen Kontakten können ebenfalls

Transistoren integriert werden, sofern der Ladungsträgerabtransport nach der Injektion

durch das Halbleitermaterial stark eingeschränkt ist, also eine Anreicherung von Ladungs-

trägern in der Halbleiterschicht in unmittelbarer Nähe der Metall-Halbleiter-Grenzfläche

stattfindet (Strombegrenzung). Sobald durch die Gate-Elektrode ein Feldeffekt auf den

Kanal wirkt und die Leitfähigkeit erhöht wird, kann der Abtransport gesteigert werden,

so dass sich der Transistor im leitenden Zustand befindet. Nähere Ausführungen zur

Funktionsweise sind dem Abschnitt 2.3 zu entnehmen.

1.1.3 Ladungsträgertransportmechanismen

Da Nanopartikel und aus ihnen hergestellten Schichten im Allgemeinen eine sehr hohe

Störstellendichte besitzen, sollen drei Transportmechanismen vorgestellt werden, die im

engen Zusammenhang mit störstellenbehafteten Halbleitern und Isolatoren stehen.

Feldunterstützte thermische Emission (Frenkel-Poole-Effekt)

Der Frenkel-Poole-Effekt beschreibt den Ladungsträgertransport in störstellenbehaf-

teten Feststoffen, in denen ein elektrisches Feld existiert [Fren38]. Grundlage des Mecha-

nismus’ ist das Anhaften von Ladungsträger an Störstellen und deren anschließende An-

regung zum erneuten Übergang in das Leitungsband. Im Banddiagramm werden die Stör-

stellen als Potenzialtopf endlicher Tiefe repräsentiert. Bei angelegtem elektrischen Feld

werden die Energiebänder geneigt, so dass der Potenzialtopf gemäß Abbildung 1.5 die

mittlere Tiefe qφtbesitzt. Das elektrische Feld bewirkt in Bewegungsrichtung der Ladung

eine Absenkung der Barrierenhöhe, so dass diese lediglich qφt< qφtbeträgt. Wird von

der idealen Vorstellung eines Kastenpotenzials abgewichen und die Coulomb-Kräfte der

Bildladung berücksichtig, tritt (ähnlich dem Schottky-Effekt) eine weitere Absenkung

der Barrierenhöhe um ∆φauf (gestrichelter Bandverlauf). Ladungsträger können somit

1.1 Ausgewählte physikalische Grundlagen

qφtqφtq(φt−∆φ)

Kastenpotenzial

Coulomb-Potenzial

Abbildung 1.5: Ladungsträgertransport durch Frenkel-Poole-Effekt (rot) und

Fowler-Nordheim-Tunneleffekt (blau)

den Potenzialtopf leichter verlassen, indem sie thermisch angeregt über den „Potenzial-

topfrand” bewegt werden [roter Pfeil in Abbildung 1.5]. Die Stromdichte in einer Isolator-

bzw. Halbleiterschicht der Dicke dwird durch

J∝V·exp 2a√V

T!·exp −qφt

kT !mit a=sq

4πǫ0ǫrd(1.16)

beschrieben.

Feldunterstützter Tunneleffekt (Fowler-Nordheim-Tunneleffekt)

Für den Ladungsträgertransport durch einen störstellenbehafteten Halbleiter bewirkt ein

elektrisches Feld – vergleichbar zum Frenkel-Poole-Effekt – auch einen günstigen Über-

gang eines im Potenzialtopf gefangenen Ladungsträgers, wenn das Teilchen die Störstelle

mittels Durchtunneln der Barriere verlässt. Die Weite der Barriere wird durch das elektri-

sche Feld dermaßen verringert, dass die Tunnelwahrscheinlichkeit starkt zunimmt [blauer

Pfeil in Abbildung 1.5]. Für den Zusammenhang zwischen Stromdichte und anliegender

Spannung gilt

J∝V2·exp −b

V!mit b= const. > 0.(1.17)

Es ist zu bemerken, dass die Stromdichte unabhängig von der Temperatur ist, da eine

thermische Anregungsenergie für den Effekt nicht notwendig ist5.

5Hiervon abzugrenzen ist die thermisch unterstützte Tunnelemission, bei der das Energieniveau des

Ladungsträgers durch Aufnahme von thermischer Energie zunächst erhöht wird. Mit zunehmendem Ener-

gieniveau nimmt die effektive Barrierenweite ab, so dass die Tunnelwahrscheinlichkeit ansteigt [SN07].

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Raumladungsbegrenzter Strom

Der Effekt des raumladungsbegrenzten Stroms6berücksichtigt den eigenen Einfluss der

transportierten Ladungsträger auf das elektrische Feld, welches den Transport hervorruft.

Als Erklärung dient die Vorstellung, dass die Feldlinien des elektrischen Feldes auf La-

dungen enden. Somit schirmen Ladungsträger, die sich auf der Strecke zwischen zwei

Elektroden befinden, das Feld von einer Elektrode ab. Historisch ist die Theorie über den

raumladungsbegrenzten Stromfluss aus der Betrachtung von Isolatoren erwachsen; sie ist

aber auch auf Halbleitermaterialien anwendbar. Als einfachster Fall sei ein perfekter Isola-

tor mit einer vernachlässigbaren Anzahl freier Ladungsträger gegeben, der zudem störstel-

lenfrei ist [LM70]. Die Strom-Spannungs-Charakteristik bei Injektion von Ladungsträgern

wird dann durch

J∝ǫ0ǫrµV 2

LB3(1.18)

beschrieben. Diese Charakteristik wird nur durch die Überschussladungsträger hervor-

gerufen, die in das Material injiziert werden. Gleichung (1.18) ist in seiner Form dem

Mott-Gurney-Gesetz ähnlich, das lediglich einen Vorfaktor von 9/8 enthält. Dieses lässt

sich unter der Annahme, dass der Strom nur eine Driftstromkomponente enthält, aus der

Poisson-Gleichung analytisch herleiten.

Befinden sich bereits freie Ladungsträger mit der Dichte n0im Leitungsband, so ergibt

sich das bekannte Ohmsche Gesetz:

J=qn0µV

.(1.19)

Der lineare Zusammenhang zwischen Strom und Spannung ist nur anwendbar, so lange die

Dichte der thermisch generierten Ladungsträger wesentlich größer ist als die Dichte der

injizierten Ladungsträger ninj. Sobald die mittlere Dichte der injizierten Ladungsträger

die Größenordnung von n0erreicht, tritt wiederum der quadratische Zusammenhang in

Gleichung (1.18) in den Vordergrund.

Da Isolatoren bzw. Halbleiter Störstellen aufweisen, müssen diese in die Berechnungen mit

einbezogen werden, weil sie freie Ladungen einfangen und je nach Störstellenenergieniveau

mehr oder weniger leicht wieder entlassen. Nach [LM70] ergibt sich für flache Störstellen,

d.h. Störstellen für die |qφt|< kT gilt, eine Strom-Spannungs-Charakteristik nach

J∝θǫ0ǫrµV 2

LB3mit θ=n0+ninj

.(1.20)

Auch in diesem Fall ist die Ähnlichkeit zum Mott-Gurney-Gesetz zu erkennen. Für den

realistischen Fall einer energetisch verteilten Störstellenkonzentration weicht die Charak-

teristik vom quadratischen Verlauf ab. Wird eine Boltzmann-Verteilung der Störstellen-

konzentration mit

Nt,E(E) = N0·exp E−EC

kTt(1.21)

6Im englischen Sprachgebrauch ist die Bezeichnung Space Charge Limited Current mit der Abkürzung

SCLC üblich [LM70]. Im folgenden Verlauf dieser Arbeit wird der raumladungsbegrenzte Strom ebenfalls

mit SCLC abgekürzt.

1.2 Nanopartikel und deren Eigenschaften

angenommen, wobei Ttein Temperaturparameter ist, der ein charakterisierendes Maß der

Störstellenverteilung bezüglich der Energie darstellt, berechnet sich der Zusammenhang

zwischen Stromdichte und Spannung als

J∝"ǫ0ǫr

qN0kTt#l

·Vl+1

LB2l+1 mit l=Tt

T.(1.22)

Wird berücksichtigt, dass für eine geringe Ladungsträgerinjektionsrate das Ohmsche

Gesetz gilt, lässt sich Gleichung (1.22) als Superposition von Ohmschem- und

Mott-Gurney-Gesetz mit den Faktoren aund bvereinfacht als

J=aV +bV l+1 (1.23)

darstellen. Dabei dominiert der erste Summand für geringe und der zweite für hohe elektri-

sche Feldstärken. Aufgrund des linearen Zusammenhangs zwischen dem Faktor lund dem

Parameter Ttbeschreibt auch ldie Verteilung der Störstellenkonzentration. Während ein

großes leine nahezu gleichverteilte Konzentration beschreibt, stellt l≤1 den Fall flacher

Störstellen aus Gleichung (1.20) dar, weil Störstellen in der Nähe des Leitungsbandes die

Störstellen nahe des Quasi-Ferminiveaus dominieren [LM70].

1.2 Nanopartikel und deren Eigenschaften

Funktionale Elemente der im Rahmen dieser Arbeit entwickelten Feldeffekttransistoren

sind halbleitende Nanopartikel. Dabei handelt es sich per Definition um Material mit Di-

mensionen unter 100Nanometer, das sich in seinen chemischen und physikalischen Eigen-

schaften von massiven Materialien gleicher Zusammensetzung unterscheidet. Die Vielzahl

der synthetisierbaren nanopartikulären Stoffe lässt sich anhand der Stoffklassen in drei

Hauptgruppen unterteilen. Neben Nanopartikeln aus elektrischen Leitern (z.B. Gold) und

Isolatoren (z.B. Siliziumdioxid), existiert die Gruppe der Halbleiter [Schm05,Fend98]. Da

sich die vorliegende Arbeit ausschließlich mit Silizium-Nanopartikeln als Elementhalblei-

ter und Zinkoxid-Nanopartikeln als Verbindungshalbleiter beschäftigt, beschränken sich

die folgenden Ausführungen auf diese beiden Materialien.

1.2.1 Synthese

Nanopartikel lassen sich durch kolloidale Synthese aus wässrigen Lösungen bzw. durch so-

genannte Sol-Gel-Prozesse herstellen [YBK+99,PBD+99,VRR+95,RPCV+01]. Ebenso ist

eine Synthese aus der Gasphase möglich, bei der ein oder mehrere Precursor-Gase durch

einen geeigneten Energieeintrag derart zur Reaktion angeregt werden, dass nanopartiku-

läre Produkte aus dem gewünschten Material entstehen. Die notwendige Aktivierungs-

energie kann in Form von thermischer, elektrischer7oder elektromagnetischer Energie8

7Hauptsächlich findet eine Anregung durch die Einkopplung einer elektrischen Leistung im Radio-

Frequenz (RF) statt. Hofmeister et al. und Dutta et al. verwenden für die Si-Nanopartikelsynthese

eine Anregungsfrequenz fRF = 30 MHz [HKD98, DBH95], Knipping et al. eine Frequenz

fRF = 2,45 GHz [KWR+04].

8Kleinwechter et al. nutzen zum Energieeintrag 2,45 MHz-Mikrowellen [KJK+02b],

Huisken et al. hingegen Laserlicht [HHK+00].

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

zugeführt werden. Die Anregungen durch Laserlicht und durch gleichspannungsangeregte

Gasentladung [ZX94] ermöglichen zwar die Nanopartikelsynthese, sind jedoch qualitativ

und bezüglich des Materialertrags den Verfahren in Heißwand- oder Mikrowellenreaktoren

unterlegen. Da sämtliche verwendete Nanopartikel entweder aus Heißwand- oder Mikrowel-

lenreaktoren stammen, werden diese Prozesse aus Gründen der Vollständigkeit erläutert.

Gasphasensynthese im Heißwand- und Flammenreaktor

Die Nanopartikelsynthese im Heißwandreaktor nach [WSR01] basiert auf einer thermi-

schen Zersetzung von Silan (SiH4) bei hohen Temperaturen (≈1000◦C) unter Atmosphä-

rendruck. Vergleichbar mit dem APCVD-Verfahren9strömt ein Gasgemisch aus Argon

und SiH4mit einer Geschwindigkeit von 5...7 cm/s durch ein Reaktorrohr. Das Mischungs-

verhältnis der Gase beträgt 10%...40% SiH4in Argon. Die Gase werden in einer beheizten

Zone des Reaktors auf Prozesstemperatur aufgeheizt, so dass sich das Silan in der Reaktion

SiH4

1000◦C

−−−−→ Si + 2H2(1.24)

SiH4Ar

Gasfluss-Gasfluss- steuerungsteuerung

Filtersystem Auffangbehälter

Heizelement

Reaktor

Abbildung 1.6: Schematischer Aufbau eines Heißwandreaktors zur Silizium-

Nanopartikelsynthese nach [WSR01]

9Atmospheric Pressure Chemical Vapour Deposition

1.2 Nanopartikel und deren Eigenschaften

zersetzt und sich Siliziumkristalle bilden. Der Primärpartikeldurchmesser liegt im Bereich

von 15...30 nm. In der heißen Zone des Reaktors tritt eine Sinterung von Primärpartikeln

auf, so dass Partikel mit Größen von 60...270nm entstehen. Während diese sich entlang

eines negativen Temperaturgradienten in Richtung des Auslasses bewegen, kühlen diese ab

und koagulieren zu Agglomeraten. Die Agglomerate werden gefiltert und gesammelt. Der

schematische Aufbau eines Heißwandreaktors zur Herstellung von Silizium-Nanopartikeln

ist in Abbildung 1.6 dargestellt.

Die Agglomerate weisen lediglich schwache Bindungen der Einzelpartikel untereinander

und eine geringe Dichte auf, so dass die Bindungen durch entsprechende Dispersionsver-

fahren aufgebrochen werden können [vergleiche Abschnitt 1.2.2]. Untersuchungen durch

Röntgenbeugung und Transmissionselektronenmikropskopie ergeben eine polykristalline

Struktur der Nanopartikel. Die Primärpartikelgröße ist im Wesentlichen abhängig von

der Strömungsgeschwindigkeit bzw. der Verweildauer des Gasgemisches in der Heißzone,

so dass die Größe in gewissen Grenzen frei eingestellt werden kann.

Da die nanopartikulären Pulver nach der Synthese mit dem Sauerstoff in der Luft

beziehungsweise mit Sauerstoff aus anderen Medien (z.B. Ethanol als Dispergiermedium)

in Kontakt kommen, tritt eine Oxidation der Silizium-Nanopartikel auf. Es bildet sich

eine Hülle aus amorphem Siliziumdioxid, welche durch Infrarot-Spektroskopie nach-

gewiesen werden kann. Die Spektren enthalten Si-O- und Si-O-Si-H-charakteristische

Linien [KWR+04].

H2/O2/Ar/Zn(CH3)2

Brennkopf mit

laminarer Flamme

gekühltes Substrat

zur Partikelsammlung

Pumpensystem

∼20 mTorr

∼1 mTorr

∼10−2mTorr

PMS

Abbildung 1.7: Schematischer Aufbau eines Flammreaktors zur Zinkoxid-

Nanopartikelsynthese mit integrierter Partikel-Massen-Spektroskopie

(PMS) zur in-situ-Messung der Partikelgrößenverteilung nach [KJK+02b]

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Soll zur Erzeugung von ZnO-Partikeln ebenfalls die thermische Zersetzung und Reaktion

von Gasen eingesetzt werden, kommen anstatt Heißwandreaktoren sogenannte Flammen-

reaktoren zum Einsatz [KJK+02b]. Durch die Reaktion von Dimethylzink (Zn[CH3]2) und

Sauerstoff bildet sich bei Unterdruck Zinkoxid. Das Gemisch enthält inertes Argon, um

die Konzentration der Edukte einstellen zu können. Zusätzlich wird Wasserstoff in den

Brennkopf geleitet, um eine kontrollierte H2-O2-Verbrennung als Energiequelle nutzen zu

können. Die Gesamtreaktion findet nach

2Zn(CH3)2+ 2H2+ 9O2→2ZnO + 8H2O + 4CO2(1.25)

statt. Der Aufbau eines Flammenreaktors ist in Abbildung 1.7 ersichtlich. Die Primärpar-

tikelgröße lässt sich durch Variation der Dimethylzink-Konzentration im Quellgas steuern,

so dass ebenfalls die Größe frei eingestellt werden kann. Vergleichbar mit der Silizium-

Nanopartikelsynthese im Heißwandreaktor bilden sich zwischen den ZnO-Partikeln Sinter-

hälse aus, so dass die effektive Partikelgröße ein Vielfaches der Primärpartikelgröße misst.

Nachteil des Verfahrens ist die Behinderung der Nanopartikelformation durch die Anwesen-

heit des Wassers im Reaktor, welches unweigerlich durch die Verbrennung von Wasserstoff

und Sauerstoff entsteht. Das Wasser verhindert eine gleichmäßige Nanopartikelbildung

im gesamten Reaktor. Vielmehr kommt es zu einer ausgeprägten Synthese im Bereich

kalter Flächen, wohingegen auf warmen Flächen keine Nanopartikel gewonnen werden

können [KJK+02b].

Gasphasensynthese im Mikrowellenreaktor

Prinzipiell lassen sich Mikrowellenreaktoren sowohl zur Herstellung von Silizium- als

auch von Zinkoxid-Nanopartikeln nutzen. Als Quellgase werden im Falle von Silizium

Argon, Wasserstoff und Silan, im Falle von ZnO Argon, Sauerstoff und Dimethylzink

verwendet [KWR+04,KJK+02b,GWKR05,VSH97].

Die Bauart der Mikrowellenreaktoren [vergleiche Abbildung 1.8] ähnelt stark dem

Flammreaktor aus Abschnitt 1.2.1. Anstatt der Verwendung eines Brennkopfes wird das

Quellgasgemisch derart durch Mikrowellen (2,45 MHz) angeregt, dass ein Plasma entsteht,

in dem die chemische Umsetzung der Ausgangsstoffe entsprechend den Gleichungen

(1.24) und (1.25) stattfindet. Die benötigte Leistungsdichte ist abhängig von den zur

Gasreaktion erforderlichen Energien und beträgt bei der Silizium-Nanopartikelsynthese

5...10 kWcm−2, bei der Zinkoxid-Synthese lediglich 1...2,5 kWcm−2[KWR+04,KJK+02b].

Die Partikelgröße lässt sich durch Änderung der Gasmischungsverhältnisse, des Pro-

zessdrucks und der eingespeisten Leistung variieren. Die Synthese beider Materialien

führt zu einkristallinen Nanopartikeln mit Primärpartikelgrößen von 5...25 nm. Nach

Abschluss der Gasphasenreaktion neigen auch die Partikel aus dem Mikrowellenreaktor

zur Agglomeratbildung [KJK+02b,GWKR05].

Auch die Siliziumpartikel aus dem Mikrowellenreaktor zeigen aufgrund der chemischen

Reaktion mit umgebendem Sauerstoff amorphe Siliziumdioxidschichten an der Oberfläche.

Das Siliziumdioxid besitzt dabei nur eine kleine Schichtdicke von wenigen Nanometern

und ist unterstöchiometrisch [KWR+04].

1.2 Nanopartikel und deren Eigenschaften

Quellgase

Mikrowellenquelle

Probensammler

Plasma

Pumpensystem

∼20 mTorr

∼1 mTorr

∼10−2mTorr

PMS

Abbildung 1.8: Schematischer Aufbau eines Mikrowellenreaktors zur Nanopartikelsynthese

mit integrierter Partikel-Massen-Spektroskopie (PMS) zur in-situ-Messung

der Partikelgrößenverteilung nach [KJK+02b]

Im Rahmen dieser Arbeit wurden auch dotierte Siliziummaterialien verwendet. Die

Dotierung kann durch die Zugabe von entsprechenden Dotiergasen in den Reaktor

erreicht werden. Für die p-Dotierung wird hierzu Diboran (B2H6), für die n-Dotierung

Phosphin (PH3) genutzt [SPK+08, LSP+08]. Der Dotierstoff wird während der Gaspha-

senreaktion in die Nanopartikel eingebaut, wobei die Dotierstoffkonzentration durch die

Konzentration des Dotiergases im Reaktor beeinflusst werden kann.

1.2.2 Dispergierprozess und Nanopartikeldispersionen

Die einfachste und kostengünstigste Art, Nanopartikel in elektronische Schaltungen

zu integrieren, besteht in der Verwendung von Dispersionen. Bei den verwendeten

Dispersionen handelt es sich um ein homogenes Flüssigkeit-Feststoff-Gemisch, auch

Suspension genannt, bei dem der Feststoffanteil nicht in Lösung geht, sondern erhalten

bleibt. Es treten lediglich an der Oberfläche der Feststoffpartikel Wechselwirkungskräfte

zwischen dem flüssigen Dispergiermittel und dem Feststoff auf, die die Partikel homogen

im Dispergiermittel halten. Befindet sich die Größe der Feststoffteilchen im Größenbereich

von 1 nm bis 1 µm, so wird die Dispersion auch als kolloidale Suspension bezeichnet und

der Feststoff als Kolloid. Die verwendeten Nanopartikelsuspensionen sind per Definition

dieser Gruppe zuzuordnen [LSZ97].

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Grundsätzlich werden zwei Ziele in der Kolloidwissenschaft verfolgt: während einige An-

wendungen (z.B. die Filterung) eine Vermeidung von kolloiddispersen Systemen erfordert,

benötigt der Einsatz von Dispersionen zur Herstellung gleichmäßiger Strukturen eine ho-

mogene Verteilung der Feststoffe. Daher ist das Vorliegen einer stabilen Dispersion bis

zum Zeitpunkt der Verarbeitung unabdingbar. Im Allgemeinen streben physikalische Sy-

steme stets zum Zustand der geringsten freien Energie; im Speziellen wird dieser Zustand

bei Dispersionen durch Annäherung bzw. Zusammenhaftung der Partikel erreicht, da hier-

bei die freie Oberflächenenergie minimiert wird. Das Dispergiermedium bildet jedoch eine

Barriere zum Erreichen des minimalenergetischen Zustandes. Eine Suspension ist demzu-

folge metastabil, d.h. sie ist solange stabil bis genügend Energie zur Verfügung steht, die

Barriere zu überwinden und dem energetisch günstigeren Zustand entgegenzustreben. Die

Wechselwirkungen, die die Eigenschaften eines kolloidalen Systems maßgebend beeinflus-

sen, sind:

• zwischenmolekulare Kräfte,

• zwischenpartikuläre Kräfte,

• Wirkung des umgebenden Mediums,

• elektrostatische Kräfte

• und sterische Abstoßung.

Der Verlauf der Wechselwirkungsenergie zeigt in Abhängigkeit vom Abstand neben dem

primären Energieminimum, das eine Zerstörung der Suspension bedeutet, ein sekundäres,

flaches Minimum. Liegt die Tiefe dieses Minimums in der Größenordnung von wenigen

kT, so bilden sich schwach gebundene Aggregate (Flocken), die jedoch leicht wieder zu

lösen sind [Ever92].

Die Wahl des Dispergiermediums nimmt eine entscheidende Rolle für die Stabilität

der Dispersion ein. Zumeist werden polare Flüssigkeiten genutzt, da diese eine ausreichen-

de Barriere ausbilden können, um eine Reagglomeration zu vermeiden [RVG+08]. Die

verwendeten Nanopartikeldispersionen basieren im Falle von Silizium auf Ethanol und im

Falle von ZnO auf Wasser als Dispergiermittel. Sowohl Ethanol- als auch Wassermoleküle

sind polar und erfüllen damit die Grundvoraussetzung für die Herstellung stabiler Sus-

pensionen. Die Herstellung geschieht unter Mischung des Feststoffes in nanopartikulärer

Pulverform, des Dispergiermittels und Zirkoniumoxid als Mahlstoff in Rührwerksmühlen.

Zusätzlich können noch Dispergieradditive hinzugefügt werden, die die Stabilität der

Suspension darüber hinaus verbessern. Auf die Verwendung solcher Additive wird jedoch

in den Dispersionen, die zur Verfügung stehen, verzichtet. Das Zirkoniumoxid dient

dem Eintrag von mechanischer Energie in das Kolloidsystem, wodurch zum Einen

ein Aufbrechen von bereits bestehenden Agglomeraten, d.h. die Dispergierung von

Primärpartikeln erreicht wird, und zum Anderen die Partikel noch kleiner zermahlen

werden können. Der Energieeintrag kann eine strukturelle Veränderung der Nanopartikel

bewirken. So wird beobachtet, dass ein zu langer Mahlvorgang die Kristallstruktur

von Silizium-Nanopartikeln bis hin zur Amorphisierung verändert und damit auch die

elektrischen Eigenschaften entscheidend verschlechtert [RAA+07].

1.2 Nanopartikel und deren Eigenschaften

Die verwendeten Dispersionen zeigen unabhängig vom Feststoffanteil eine ausreichende

Stabilität [GHW10]. Die Silizium-Nanopartikeldispersionen zeigen mindestens für einen

Monat, die Zinkoxid-Dispersionen mindestens für drei Monate keinerlei Veränderungen

(z.B. Auftreten einer Phasenseparation).

1.2.3 Physikalische und elektrische Eigenschaften von Nanopartikeln

Allgemeine Eigenschaften von Nanopartikeln

Im Vergleich zu Schichten gleicher Materialien, die mittels physikalischer

Gasphasenabscheide- (PVD) oder chemischer Gasphasenabscheideverfahren (CVD)

hergestellt werden, weisen Nanopartikel entscheidende Unterschiede auf. Die vorliegende

Arbeit beschäftigt sich ausschließlich mit Nanopartikeln aus Silizium und Zinkoxid,

so dass anhand dieser beiden Nanopartikelsorten die wesentlichen Eigenschaften von

Nanopartikeln erläutert werden.

Das offensichtlichste Merkmal von Nanopartikeln ist ihre äußere Form. Aus der

Gasphase synthetisierte Si- und ZnO-Nanopartikel treten in Form von Kugeln bzw.

Ellipsoiden auf [WSR01,KWR+04,KJK+02b,DBH95,Fend98,HHK+00,HKD98]. Andere

Synthese-Verfahren (z.B. die Sol-gel-Synthese) können ebenfalls diese Partikelformen

ergeben [PBD+99,YBK+99], aber auch Formen wie die sogenannten Nanorods (Stäbchen-

form) [LJJ+08]. Als Ausnahme gelang es Bapat et al. kubische Silizium-Nanopartikel

zu erzeugen [BGD+07]. Zur Erklärung der Effekte in halbleitenden Nanopartikeln wird

vereinfachend von sphärischen Partikeln ausgegangen, die bis zur Randschicht eine

perfekte einkristalline Struktur aufweisen. Im Fall von Silizium wird von der typischen

Diamantstruktur und bei ZnO von der ebenfalls typischen hexagonalen Wurtzitstruktur

ausgegangen [Fasc05,Jaga06].

Grenzflächeneffekte spielen in Nanopartikeln und Nanopartikelschichten eine domi-

nante Rolle, da die effektive Oberfläche einer dichtesten Kugelpackung um den Faktor

π/2 größer als die Grundfläche ist. Die projizierte Dichte oberflächenbedingter Störstellen

ist demnach ebenfalls mit π/2 skaliert. Chemisch betrachtet führt der Abbruch des Gitters

an der Oberfläche zu freien Bindungen, die sehr leicht mit umgebenden Stoffen in Wech-

selwirkung treten können. Bei Silizium führt diese Eigenschaft in erster Linie zur Bildung

einer unterstöchiometrischen Siliziumoxidschicht in Kontakt mit sauerstoffhaltigen Stoffen

(Umgebungsluft, Ethanol, etc.) [KWR+04,Fend98,PMCK07]. Der Oberflächenprozess ist

für Temperaturen unterhalb von 950◦

C selbstterminierend [LBP+94, LGP+00, LGH01],

wobei die Schichtdicke des umgebenden Oxids ca. 2...5 nm [KWR+04] bzw. 10% des

Primärpartikeldurchmessers beträgt [HHK99]. Neben der elektrisch isolierenden Wirkung

des natürlichen Oberflächenoxides treten an der Grenzfläche zwischen der Siliziumoxid-

hülle und dem Siliziumkern Ladungszustände auf, die typischerweise in der Summe

positiv sind [Hill04, Sze81]. Des Weiteren können dort Störstellenzustände – sogenannte

Haftstellen oder traps – existieren, die freie Ladungsträger binden. Zinkoxid als Me-

talloxid hat bereits nahezu vollständig mit Sauerstoff reagiert, so dass keine weitere

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

nennenswerte chemischen Reaktion mit Sauerstoff im Sinne einer Oberflächenoxidbil-

dung auftritt. Stattdessen können durch Reaktionen des Sauerstoffs bzw. durch die

Besetzung von Sauerstofffehlstellen im Kristall reduzierende und oxidierende Prozesse

ablaufen, die das elektrische Verhalten bzw. die Halbleitereigenschaften des Materials

verändern [MO09,CCDN+09,EKS+09].

Bisher wurde davon ausgegangen, dass zumindest der Kern der Nanopartikel einkri-

stallin aufgebaut ist. Diese Annahme ist jedoch nicht für alle Partikel gültig. Zwar

gibt es eine Vielzahl an Forschungsarbeiten, in denen einkristalline Nanopartikel syn-

thetisiert wurden [KWR+04, KJK+02b, HHK+00], doch wird in anderen Arbeiten auch

von amorphen und polykristallinen Partikeln berichtet. Eine Mischform ist ebenso

möglich [Fend98, WSR01, DBH95, CDD+95]. Dabei ist stets zu beachten, dass Korn-

grenzen sowohl Rekombinations- und Streuzentren als auch potenzielle Haftstellen

darstellen, wodurch die Leitfähigkeit reduziert wird. Die kristalline Struktur lässt sich

nicht nur durch die Herstellungsparameter variieren, sondern ist außerdem auch von der

Partikelbehandlung, insbesondere vom Dispersionsverfahren abhängig. Reindl et al.

zeigen, dass Silizium-Nanopartikel mittels einer Rührwerkskugelmühle zwar intrinsisch

stabil dispergierbar sind, sich der Amorphisierungsgrad aber von 25% auf 76% verdrei-

facht [RAA+07]. Als Maßnahme gegen eine Amorphisierung lässt sich eine thermische

Rekristallisation durchführen [Fend98]. Während der Temperung bilden sich innerhalb

der Partikel einzelne Kristalldomänen, die letztendlich an Korngrenzen zusammenführen

und somit polykristalline Partikel bilden [RFPB05,HOS06,Fend98]. Die Rekristallisation

ist ein bekanntes Verfahren aus der Dünnschichttechnik und wird zum Beispiel bei der

Herstellung von Dünnfilmtransistoren eingesetzt [HXY06,Hill88,HG92].

Als Grenzfläche ist auch der Übergang zwischen zwei Nanopartikeln, z.B. innerhalb

eines Agglomerates, anzusehen. Ein Annealing-Schritt ermöglicht die feste Verbin-

dung der Nanopartikel über Sinterbrücken. Bei Silizium-Nanopartikeln setzt dieser

Effekt für Temperaturen oberhalb von 700◦

C ein [STW+08, Fend98, KPL+95]. Für

Zinkoxid-Nanopartikel zeigen eigene Arbeiten, dass ein sichtbares Zusammenwachsen

für Annealing-Temperaturen bereits ab ca. 350◦

C in Sauerstoffatmosphäre stattfin-

det [WH10b].

In Abschnitt 1.2.1 wurde bereits erläutert, dass sich auch Silizium-Nanopartikel

mit Fremdstoffen dotieren lassen. So ist eine Dotierung mit Bor für p-Halbleiter und

mit Phosphor für n-Halbleiter möglich. Es ist jedoch zu beachten, dass einige der

oben erwähnten Effekte (Grenzflächen, Korngrenzen, Morphologie etc.) als elektrische

Störstellen in Erscheinung treten. Diese Störstellen maskieren den Dotiereffekt dermaßen,

dass die Dotierung erst wirksam wird, wenn die Dotierstoffkonzentration die Störstellen-

konzentration übersteigt [LSP+08]. Weiterhin sind Segregations- und Diffusionseffekte zu

beobachten, so dass ein Teil des Phosphors sich während der Bildung an der Grenzfläche

zur Oxidhülle vermehrt ansammelt, während bei Bor eine Anreicherung des Siliziumkerns

mit dem Dotierstoff stattfindet [LSP+08,NA96].

1.2 Nanopartikel und deren Eigenschaften

Charakterisierung der verwendeten Nanopartikel

Die verwendeten Silizium-Nanopartikel werden von der Firma Evonik Degussa GmbH,

Creavis Technologies & Innovation bezogen10. Die Partikel liegen als Dispersion

in Ethanol mit Massenanteilen von ξ(Si) = 0,1 Gew.-% bzw. ξ(Si) = 6,25 Gew.-% vor, so

dass die Farbe von leicht bräunlich bis grau-braun variiert. Der Probenumfang beinhaltet

Nanopartikel, die sowohl im Mikrowellenreaktor als auch im Heißwandreaktor syntheti-

siert wurden. Neben undotierten Nanopartikeln sind ebenfalls Nanopartikel verfügbar, die

durch Zugabe von Phosphin oder Diboran während des Herstellungsprozesses eine entspre-

chende Dotierung aufweisen. Laut Herstellerangaben beträgt die Primärpartikelgröße ca.

16...20 nm und die mittlere Agglomeratgröße 70...90 nm. Die Stabilität der Dispersionen

ist über einen Zeitraum von mindestens einen Monat gegeben, ohne dass eine Ausfällung

des Kolloids sichtbar ist. Nach dieser Zeit kann eine ausreichende Redispergierung durch

eine Ultraschallbehandlung erreicht werden.

Die Bandlücke für sehr kleine Silizium-Nanopartikel wurde durch Photoluminiszenz-

Messungen (PL) ermittelt. Partikel mit Durchmessern unterhalb von 4,8 nm zeigten

eine PL-Emission bei Energien oberhalb von 1,4 eV, wobei die Bandlückenenergie mit

kleinerem Durchmesser auf über 2,05 eV ansteigt [LGP+00, GKWW10, RKS02]. Die

Bandlücke der in dieser Arbeit verwendeten Silizium-Nanopartikel (16...20 nm) beträgt

nach dem in [LGP+00] vorgestellten Zusammenhang zwischen Primärpartikelgröße

und Bandlücke ungefähr der von einkristallinem Silizium (c-Si). Aussagen über die

Elektronenaffinität von nanokristallinem Silizium sind nicht bekannt. Da jedoch die

Bandlücke der von monokristallinem Silizium entspricht, wird vermutet, dass die Elektro-

nenaffinität von Si-NP ebenfalls ausreichend mit qχc-Si = 4,05 eV abgeschätzt werden kann.

SiO2

Aluminium

Si-NP

(a)

0 µm 9,8 µm

0,5

1,0

1,5

2,0

2,5

3,0

3,5

×10−7m

0 µm

9,8 µm

0,0

4,0

(b)

Abbildung 1.9: Elektrische Charakterisierung von Silizium-Nanopartikelschichten:

(a) Schematischer Aufbau der Messstruktur, (b) Rasterkraftmikroskop-

aufnahme einer Messstruktur mit Silizium-Nanopartikeln

10Aufgrund einer wissenschaftlichen Kooperation der Evonik Degussa GmbH mit den Autoren von

[LSP+08, KWR+04, WSR01] sind die Eigenschaften der in dieser Arbeit verwendeten Nanopartikel mit

denen aus den genannten Veröffentlichungen vergleichbar.

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

KontaktKontakt NanopartikelNanopartikel

HülleHülleHülle

Hülle KernKern

Abbildung 1.10: Vereinfachtes elektrisches Ersatzschaltbild einer kontaktierten Nanoparti-

kelschicht

Zur elektrischen Charakterisierung der Silizium-Nanopartikel werden Messelektroden aus

Aluminium auf oxidiertem Siliziumsubstrat strukturiert und ein Nanopartikeldünnfilm

durch Spin-Coating auf die Elektroden aufgetragen. Anschließend werden die Proben bei

unterschiedlichen Temperaturen in Luft (100◦

C) bzw. Argon-Atmosphäre (200◦

C...500◦

behandelt. Der schematische Querschnitt ist in Abbildung 1.9a und eine topographische

AFM11-Aufnahme der Messstruktur einschließlich der aufgebrachten Nanopartikel in

Abbildung 1.9b dargestellt. Das vereinfachte elektrische Ersatzschaltbild (ohne parallele

Strompfade) einer kontaktierten Nanopartikelschicht besteht aus einer Serienschaltung von

RC-Gliedern [siehe Abbildung 1.10], die die Kontaktimpedanzen zu den Metall-Elektroden

und die Impedanzen der Nanopartikelhüllen und -Kerne abbilden. Die Übergangsimpedanz

zwischen zwei Nanopartikelhüllen wird aus Gründen der Vereinfachung als Beitrag zur

Nanopartikelhüllenimpedanz angenommen. Zwischen den zwei Elektroden wird mittels

eines Parameter-Analysators (Hewlett Packard 4156A) eine DC-Vierpunkt-Messung

durchgeführt, um eine Strom-Spannungscharakteristik der Messsystems zu erhalten. Für

den Gleichspannungsfall entfallen somit die kapazitiven Anteile des Systems unter Be-

rücksichtigung von Aufladungsvorgängen während des Messvorgangs. Die Abbildung 1.11

zeigt eine typische Charakteristik, wobei die gefüllten Kreise die Messwerte und die

rote Kurve eine Approximation des Kurvenverlaufs darstellen12. Der Verlauf des Stroms

in Abhängigkeit von der Spannung lässt sich in zwei Bereiche unterteilen. Für „hohe”

Spannungen (rechts) folgt der Strom einem Zusammenhang gemäß Gleichung (1.22).

Für den linken Bereich ist gemäß Gleichung (1.23) ein ohmscher Zusammenhang zu

erwarten. Aufgrund der Störstellen innerhalb der Nanopartikelschicht tritt jedoch die

Dominanz eines Ladungsträgertransports nach dem Frenkel-Poole-Effekt auf. Beide

Bereiche lassen sich unabhängig von der Annealing-Temperatur Taerkennen. Der

Gesamtwiderstand der Messanordnung, der aus Kontakt- und Bahnwiderstand besteht,

sinkt mit höheren Ta[siehe Abbildung 1.12a]. Wird davon ausgegangen, dass sich die

Kontakte bei ausreichend großer Spannung im SCLC-Bereich ohmsch verhalten, so kann

unter Zugrundelegung des Modells über den raumladungsbegrenzten Strom der Kontakt-

11Atomic Force Microscope

12Sämtliche Kurvenapproximationen der in dieser Arbeit vorgestellten Messdaten wurden mit der

Software OriginLab 8 durchgeführt. Als Approximationsverfahren zur nichtlinearen Kurvenanpassung

wird eine nicht-gewichtete Chi-Quadrat-Minimierung mit einem Toleranzwert ≤10−9verwendet, die

als Standard-Werkzeug in die Software implementiert ist. Da Approximationsverfahren und deren Im-

plementierung nicht Gegenstand dieser Arbeit sind, wird für nähere Informationen zur Software auf die

Dokumentation in [Orig07] und für tiefergehende Betrachtungen der Approximationsverfahren auf die

einschlägige Literatur verwiesen.

1.2 Nanopartikel und deren Eigenschaften

05 10 15

10−6

10−5

10−4

Vin V

Jin A/cm2

Frenkel-Poole

SCLC

Experiment

Kurvenanpassung

Ta= 500◦

Abbildung 1.11: Typische Strom-Spannungs-Charakteristik einer Silizium-Nanopartikel-

schicht. Die Messwerte wurden in lateraler Messanordnung mit

Aluminium-Elektroden aufgenommen.

widerstand aus der Extrapolation der Gesamtwiderstände verschiedener Messgeometrien

gewonnen werden. Abbildung 1.12b zeigt, dass der spezifische Kontaktwiderstand mit

steigender Annealing-Temperatur tendenziell sinkt, wobei zwischen 200◦

C und 300◦

C ein

Sprung um zwei Größenordnungen auftritt. Es ist bekannt, dass zwischen 200◦

C und

450◦

C eine Diffusion des Aluminiums in Siliziumdioxid stattfinden kann [UTA+74], so

dass das Aluminium der Kontaktelektroden während der Temperung in die Oxidhülle der

Nanopartikel eindringen kann und den Leitwert erhöht. Verglichen mit herkömmlichen

−15 −10 −50510 15

−20

−10

RT, 100◦

C, 200◦

300◦

400◦

500◦

LB= 1,2 µm

WB= 4,8 cm

Vin V

Iin nA

(a)

0100 200 300 400 500

101

102

103

10415 V

12 V

9 V

6 V

Tain ◦

ρR,cin Ωm2

(b)

Abbildung 1.12: Charakteristik von Silizium-Nanopartikelschichten in Abhängigkeit

von der Annealing-Temperatur. (a) typische Strom-Spannungs-

Charakteristik, (b) spezifischer Kontaktwiderstand

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Kontakten in der Mikroelektronik ist jedoch der Kontaktwiderstand hoch. Die Gründe

hierfür sind einerseits die immer noch bestehende Oxidhülle und andererseits die sehr

kleinen Kontaktflächen zwischen (sphärischen) Partikeln und ebenen Metallkontakten

[vergleiche vergrößerter Ausschnitt in Abbildung 1.9a]. Abhilfe würde eine nachfolgende

Herstellung der Kontakte auf Nanopartikelschichten bieten, um schlüssige Kontakte zu

erhalten. Dieses ist nicht möglich, da Silizium-Nanopartikel sehr leicht abzutragen sind

und somit eine Abscheidung der Nanopartikel nur als finaler Prozessschritt durchzuführen

ist.

Da eine Leitwerterhöhung auch für andere Kontaktmaterialen (z.B. Titan) auf-

tritt [SKC04], ist es naheliegend, dass während der Temperung eine Veränderung der

elektrischen Eigenschaften der Nanopartikel auftritt. Wie AFM-Untersuchungen zeigen,

ändert sich die Oberflächenbeschaffenheit als Maß für die Partikelgröße nicht, so dass die

Veränderung der elektrischen Eigenschaften nicht durch einen Versinterungsprozess der Na-

nopartikel hervorgerufen wird. Diese Beobachtung deckt sich mit TEM13-Untersuchungen

in der Literatur, die ein Zusammenwachsen von Silizium-Nanokristallen erst für Tempera-

turen oberhalb von 700◦

C nachweisen [STW+08]. Mit steigender Annealing-Temperatur

ist ein Anstieg des Temperatur-Parameters Ttzu beobachten, der als Maß für die

Breite der Störstellenverteilung auf ein Ausheilen der Nanopartikel hindeutet. Wird die

Störstellendichte anhand der Cross-over-Spannung Vxmit der Näherung

Vx≈qkTtN0LB2

ǫrǫ0

(1.26)

abgeschätzt, so ergibt sich eine von der Energie abhängige Dichte der Störstellenkon-

zentration von Nt≈1019 cm−3für Ta= 300◦

C bis zu Nt≈1015 cm−3für Ta= 500◦

Die Störstellendichte liegt somit in der Größenordnung der Störstellenkonzentration ver-

gleichbarer Partikel und amorphen Siliziums [LSP+08,NHO78]. In der Literatur wurden

an Silizium-Nanopartikeln Störstellenkonzentrationen von Nt= 2 ·1019 cm−3[SKC04]

und Nt= 2,3·1017 cm−3[RTM+05] gemessen, wobei letztere Konzentrationsmessung

an ungetemperten Nanopartikeln durchgeführt wurde, die nach der Herstellung durch

Laserablation in-situ auf der Probenoberfläche abgeschieden wurden und somit keinen

strukturschädigenden Dispersionsprozess durchlaufen haben [RAA+07]. Die Störstellen-

konzentration der verwendeten Nanopartikel liegt so hoch, dass vermutet werden kann,

dass eine Dotierung mit Phosphor und Bor wirkungslos ist. Dass die Anwendung von

dotierten Nanopartikeln in Transistoren qualitativ nahezu keine Auswirkungen hat, zeigen

die Untersuchungen an Einzelpartikeltransistoren in Abschnitt 4.2.2.

Nanopartikuläres Zinkoxid wurde ebenfalls in dispergierter Form verwendet. Der Massen-

anteil lag bei 35Gew.-% in Wasser als Dispergiermittel. Das verwendete Zinkoxid wurde bis

zum Jahr 2009 kommerziell von der Firma Degussa AG, Advanced Nanomaterials

unter der Bezeichnung AdNano ZnO 20 DW vertrieben [Deg06]. Die weiße Dispersion

enthält Nanopartikelagglomerate mit einer relativ breiten Größenverteilung, die einen

Mittelwert von ca. 128 nm aufweist. Untersuchungen im TEM zeigen, dass Primärpartikel

praktisch nicht isoliert auftreten [Deg06]. Die Stabilität der Dispersion ist für mindestens

13TransmissionsElektronenMikroskopie

1.2 Nanopartikel und deren Eigenschaften

SiO2

ZnO-NP

Elektroden

(a)

0510 15

10−4

10−3

10−2

10−1

Vin V

Jin A/cm2

Frenkel-Poole

SCLC

Experiment

Kurvenanpassung

(b)

Abbildung 1.13: Elektrische Charakterisierung von Zinkoxid-Nanopartikelschichten:

(a) Vertikale Messstruktur, (b) typische Strom-Spannungs-Charakteristik

einer ZnO-Nanopartikelschicht

drei Monate nach Dispergierung gewährleistet. Nach dieser Zeit kann eine ausreichende

Redispergierung durch eine Ultraschallbehandlung erreicht werden.

Die Bandlücke ähnlicher Nanopartikel wird in [KJK+02b] mit 3,24 eV ≤Eg≤3,28 eV

bestimmt. Diese Werte liegen nahe der in der Literatur für Bulk-ZnO angegebenen

Bandlücken von 3,3 eV ≤Eg≤3,4 eV [Sze81,MO09,Jaga06]. Die Elektronenaffinität von

Bulk-ZnO beträgt je nach Oberfläche des Kristalls 4,19 eV ≤qχ ≤4,6 eV [JZG84]. Für

Nanostrukturen reduziert sich die Elektronenaffinität aufgrund des Größeneffekts, so dass

in der Literatur Werte von qχ = 4,0 eV berichtet werden [ZDZC09,YLPC07].

Die elektrische Charakterisierung von ZnO-Nanopartikeln wird an vertikalen Messstruk-

turen durchgeführt [siehe Abbildung 1.13a]. Eine Strukturierung von Schichten auf

ZnO-Nanopartikeln ist möglich, da diese bei nachfolgenden Prozessen nicht von der

Oberfläche abgelöst werden [WH10b]. Der Vorteil einer vertikalen Messanordnung ist

der schlüssige Kontakt zwischen oberer Metallelektrode und den Nanopartikeln, da

im Bedampfungsprozess das Metall in die Zwischenräume eindringen kann. An der

unteren Grenzfläche bleibt der hohe Übergangswiderstand durch die geringe effektive

Kontaktfläche bestehen.

Wie im Diagramm in Abbildung 1.13b zu erkennen ist, zeigen Zinkoxid-Nanopartikel

ein ähnliches elektrisches Verhalten wie Silizium-Nanopartikel. Die Strom-Spannungs-

Charakteristik lässt sich in zwei Bereiche unterteilen, von denen der eine wiederum mit

dem Frenkel-Poole-Effekt und der andere mit dem raumladungsbegrenzten Strom

modelliert werden kann. Insgesamt ist die gemessene Stromdichte jedoch um ein Vielfaches

höher, da die Kontaktflächen zwischen einzelnen Nanopartikeln keine dem Ladungsträ-

gertransport entgegenwirkende Potenzialbarrieren beinhalten. Wird die Störstellendichte

der ZnO-Partikel aus der charakteristischen Temperatur und der Cross-over-Spannung

ermittelt, ergibt sich eine Konzentration von Nt≈3·1017 cm−3für Nanopartikel, die eine

maximale Temperatur von 120◦

C erfahren haben und Nt= 1 ·1013 cm−3für Ta= 600◦

Kapitel 1 Grundlagen, Nanopartikel und deren Eigenschaften

Störstellenkonzentrationen in der selben Größenordnung werden von Untersuchungen an

Zinkoxid-Presspillen berichtet, die aus Mikropulver unter Druck und einer Temperatur

von 1100◦

C gesintert wurden [GC83].

Die Ladungsträgerbeweglichkeit in Nanopartikelschichten ist stark davon abhängig,

wie die Schichten behandelt werden und wie viele Nanopartikel am Ladungsträgertrans-

port beteiligt sind. Allgemein ist in amorphen Schichten der Ladungsträgertransport

durch die fehlende Kristallstruktur stark eingeschränkt. Teilweise tritt in ihnen ein

Transport nach dem Hopping-Mechanismus auf [BB85].

Für polykristalline Schichten kann das Modell von Seto, das eine örtliche δ-förmige

Störstellenverteilung annimmt, angewendet werden. Die Ladungsträgerbeweglichkeit wird

mit zunehmender Korngrenzenbarrierenhöhe reduziert [SJ75]:

µeff =µ0·exp −qφB

kT !.(1.27)

Die Barrierenhöhe selbst wird von der Störstellendichte, der Ladungsträgerdichte und der

Korngröße (bzw. in diesem Fall dem Nanopartikeldurchmesser) bestimmt, wobei für große

Ladungsträgerdichten (n > Nt/DNP) die Höhe der Barrieren mit zunehmender Störstel-

lenkonzentration und sinkender Korngröße steigt [EKR08]. Die Ladungsträgerbeweglich-

keiten der verwendeten Nanopartikel werden aus der Struktur bzw. aus der ermittelten

Störstellenkonzentration nach oben abgeschätzt. Die gemessenen, hohen Störstellenkonzen-

trationen, von denen ein Anteil auf Korngrenzen zurückzuführen ist, erlauben den Schluss,

dass die Beweglichkeit der Ladungsträger den jeweiligen Eigenschaften von amorphem (Si-

NP), nano- (Si-, ZnO-NP) oder mikrokristallinem (ZnO-NP) Material entspricht, so dass

ein Mobilitätslimit für Silizium-Nanopartikel bei 1 cm2(Vs)−1und für ZnO-Nanopartikel

bei ca. 40 cm2(Vs)−1gegeben ist [UTNK91,HNT+03,EKR08,CMRN03].

Kapitel 2

Transistoraufbau und -funktionsweise

Die in dieser Arbeit vorgestellten Transistoren sind mit konventionellen MOSFET bzw.

Dünnfilmtransistoren verwandt [Sze81,Kaga03]. Daher werden in diesem Kapitel zunächst

die verschiedenen Bauformen der Transistoren erläutert und wesentliche Unterschiede zu

den konventionellen Bauelementen hervorgehoben. Des Weiteren wird die physikalische

Funktionsweise der Transistoren dargestellt und eine Herleitung der für die Nanopartikel-

transistoren gültigen Transistorgleichungen durchgeführt, die im Kern auf den Standard-

transistorgleichungen basieren.

Abschließend werden die verwendeten Methoden zur Bestimmung der wichtigsten elektri-

schen Transistorparameter erläutert.

2.1 Dünnfilmtransistoren

Die wesentlichen Eigenschaften eines Feldeffekttransistors mit halbleitenden Nanopartikeln

sind stark von der gewählten Architektur abhängig. Bei den Dünnfilmtransistoren1haben

sich in den vergangenen Jahren drei Architektur-Konzepte durchgesetzt:

•Inverted Coplanar-Aufbau (IC) mit Bottom-Gate- und Bottom-Drain-/Source-

Elektroden [siehe Abbildung 2.1a],

•Inverted Staggered-Aufbau (IS) mit Bottom-Gate- und Top-Drain-/Source-

Elektroden [siehe Abbildung 2.1c],

•Noninverted Staggered-Aufbau (NIS) mit Top-Gate- und Bottom-Drain-/Source-

Elektroden [siehe Abbildung 2.1e].

Ist ein leitfähiges Substrat, z.B. ein dotierter Silizium-Einkristall, vorhanden, so lassen

sich die Inverted Coplanar- und die Inverted Staggered-Architektur vereinfachen, indem

das Substrat als ganzflächige Rückseitenelektrode genutzt wird [siehe Abbildungen 2.1b

und 2.1d]. Es kann dann ein thermisch gewachsenes Siliziumdioxid als Gate-Dielektrikum

verwendet werden. Sollen allerdings Schaltungen mit mehreren Transistoren realisiert

werden, sind frei steuerbare Gate-Elektroden unumgänglich.

Bezüglich der Integration ist der Inverted Coplanar-Transistor am einfachsten her-

zustellen. Seine Grundstruktur mit der Bottom-Gate-Elektrode, dem Gate-Dielektrikum

1engl. Thin-Film Transistor (TFT)

Kapitel 2 Transistoraufbau und -funktionsweise

replacemen

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

HL-Dünnfilm

(a): Inverted Coplanar-Aufbau

Dielektrikum

Drain-/Source-Kontakte

HL-Dünnfilm

Substrat / Gate

(b): Inverted Coplanar-Aufbau mit

Rückseiten-Gate-Elektrode

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

HL-Dünnfilm

(c): Inverted Staggered-Aufbau

Dielektrikum

Drain-/Source-Kontakte

HL-Dünnfilm

Substrat / Gate

(d): Inverted Staggered-Aufbau mit

Rückseiten-Gate-Elektrode

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

HL-Dünnfilm

(e): Noninverted Staggered-Aufbau

Abbildung 2.1: Schematische Querschnitte von häufig verwendeten Dünnfilm-FET-

Architekturen

und den Bottom-Drain/Source-Elektroden lässt sich vor der Deposition des Nanopar-

tikeldünnfilms auf dem Substrat erzeugen. Für leistungsfähige Bauelemente ist die

präzise Ausrichtung der Elemente zueinander erforderlich, so dass die Schichten mittels

Lithografie und Ätzverfahren strukturiert werden müssen. Die dazu notwendigen Prozesse

sind aus der Mikro- bzw. Halbleitertechnologie hinlänglich bekannt [DN08]. Sind die

Anforderungen an die Leistungsfähigkeit nur gering, lässt sich die Grundstruktur ebenso

unter Verwendung von Drucktechniken realisieren.

Vorteil der Inverted Coplanar-Architektur ist die Trennung von konventioneller Halblei-

tertechnologie zur Integration der Grundstruktur und abschließender Schichtabscheidung

des Nanomaterials. Hierdurch steigt die Vielseitigkeit der Struktur hinsichtlich der

Probenherstellung einerseits; andererseits wird die Halbleiterschicht nicht durch andere

Prozessschritte (z.B. Strukturierung der Drain-/Source-Elektroden) chemisch oder

physikalisch beeinflusst. Nachteilig ist jedoch der nicht schlüssige Kontakt zwischen den

Drain/Source-Elektroden und dem Nanopartikelfilm bzw. die nicht schlüssige Grenzfläche

zwischen dem Gate-Dielektrikum und dem Nanopartikelfilm. Nanopartikel sind im Allge-

meinen und bis auf wenige Ausnahmen sphärisch. Im Kontakt mit den ebenen Drain- und

2.1 Dünnfilmtransistoren

Dielektrikum

ulation

Drain-/Source-

Elektrode

(a)

Dielektrikum

Ladungsträgerakkumulation

0nint

e−1nint

Ladungsträgerdichte

(b)

Abbildung 2.2: Grenzflächenphänomene zwischen ebenen Schichten und Nanopartikelfil-

men. (a) Grenzfläche zwischen Nanopartikelfilm und Metall-Elektroden,

(b) Grenzfläche zwischen Gate-Dielektrikum und Nanopartikelfilm und

Verteilung der Ladungsträgerdichte im Halbleiter in Abhängigkeit von der

Entfernung von der Grenzfläche. Die Größe nint ist die Ladungsträgerdich-

te an der Grenzfläche.

Source-Elektroden ist demnach die effektive Grenzfläche zwischen den beiden Materialien

nur minimal klein. Wie in Abbildung 2.2a dargestellt, können Ladungsträger lediglich

an diesen kleinen Kontaktflächen von den metallischen Elektroden in den Partikelfilm

übergehen, so dass der Kontaktwiderstand sehr hoch ist. An der Grenzfläche zwischen dem

Gate-Dielektrikum und der Nanopartikelschicht tritt der Kontaktflächeneffekt in anderer

Weise in Erscheinung. Durch das elektrische Feld, welches durch das elektrische Potenzial

der Gate-Elektrode hervorgerufen wird, kommt es zu einer Ladungsträgerakkumulation im

Sinne eines Feldeffekttransistors. Da die Stärke des Feldeffekts mit zunehmendem Abstand

zum Dielektrikum abnimmt bzw. es zu Ausgleichsvorgängen im Halbleitermaterial kommt,

sammeln sich Ladungsträger vornehmlich in den dielektrikumsnahen Partikelregionen. In

Abbildung 2.2b ist als Grenze der Akkumulationsschicht die Debye-Länge LDangegeben.

Um einen Stromfluss der akkumulierten Ladungsträger zu erreichen, müssen diese von

einem Partikel in den nächsten gelangen, wobei der Transportvorgang lediglich über die

interpartikulären und ebenfalls kleinen Stoßflächen stattfinden kann. Diese Einschränkung

des Transportweges führt zu einem Dilemma bezüglich der Nanopartikelauswahl. Werden

große Nanopartikel ausgewählt, sinkt zwar die Anzahl der interpartikulären Grenzflächen,

jedoch liegen die Partikelstoßflächen außerhalb der Debye-Länge und somit nicht mehr

im leitfähigen Kanal. Der Einsatz von kleinen Nanopartikeln mit Stoßflächen innerhalb

des Kanals erzeugt unweigerlich viele Grenzflächen. Daher ist das Resultat auf jeden

Fall ein erhöhter Kanalwiderstand, entweder hervorgerufen durch eine unterbrochene

Inversions- bzw. Akkumulationsschicht oder eine hohe Anzahl interpartikulärer Barrieren.

Ein weiterer negativer Effekt ist die Rauheit der Grenzfläche, die durch die Nanopartikel-

form und -anlagerung bestimmt wird. Je stärker jedoch die Rauheit, desto größer ist die

Streuung von Ladungsträgern an dieser Grenzfläche, so dass die effektive Ladungsträger-

beweglichkeit reduziert wird [CS73,SS06,SPSM07,OMNH08]. Im theoretisch günstigsten

Fall lagern sich die Nanopartikel mit der maximalen Kugelpackungsdichte und somit mit

der minimalen Rauheit am Gate-Dielektrikum an. In der Praxis stellt dieser Fall das

erreichbare Optimum dar.

Kapitel 2 Transistoraufbau und -funktionsweise

Die Inverted Staggered-Architektur umgeht die Problematik der kleinen elektrischen

Kontaktflächen an Drain- und Source-Elektroden durch den Einsatz der Top-Drain/Source-

Kontakte. Diese werden erst nach dem Auftragen der Nanopartikel abgeschieden, so dass

sich die Elektroden der Morphologie des Nanopartikelfilms anpassen und beide Schichten

schlüssig ineinander übergehen. Die Verbesserung der Grenzfläche zwischen Dielektrikum

und Nanopartikelfilm ist auf diese Weise nicht möglich. Ein weiterer Vorteil dieses

Aufbaus ist – insbesondere bei Verwendung einer temperaturbeständigen Rückseiten-

Gate-Elektrode – die Möglichkeit, die Partikel einer Temperung zu unterziehen und so

die elektrischen Eigenschaften zu beeinflussen. Bei der Inverted Coplanar-Struktur ist

eine Temperung nur möglich, solange die bereits vorhanden Schichten temperaturstabil

sind und keine nachteiligen chemischen Reaktionen in den Nanopartikeln auftreten.

Zur Realisierung der Top-Drain-/Source-Elektroden ist die Abscheidung und Strukturie-

rung von leitfähigen Schichten auf einem Nanopartikelfilm notwendig. Weit verbreitet

ist hierzu die sogenannte Schattenmaskenbedampfung, bei der metallische Elektroden

durch eine aufgelegte Maske (z.B. Metallfolie oder Silizium) aufgedampft werden. Die

Maske enthält an den Stellen der späteren Elektroden Öffnungen, durch die das Metall

ungehindert an der Probenoberfläche abgeschieden werden kann. Somit ist weder ein

Lithografie- noch ein Ätzprozess auf der Probenoberfläche nötig, um die Elektroden zu

strukturieren. Aus Gründen der mechanischen Stabilität der Masken ist die minimal

erreichbare Strukturgröße auf ca. 10...20 µm begrenzt. Zudem ist eine Maskenjustierung

nur mit hohem Aufwand bei eingeschränkter Genauigkeit möglich.

Vergleichbar problematisch ist die Strukturierung der Top-Gate-Elektrode im Non-

inverted Staggered-Aufbau. Entgegen den beiden oben beschriebenen Architekturen

kann aber der Akkumulationseffekt der dielektrikumsnahen Nanopartikel dahingehend

vermindert werden, dass das Gate-Dielektrikum auch bis in die Partikelzwischenräume

reicht und hier die Permittivität gegenüber den sonst vorhanden Hohlräumen erhöht

wird. Der Feldeffekt im Bereich der interpartikulären Stoßflächen wird somit verstärkt,

wodurch der Kanalwiderstand sinkt.

Allen Dünnfilmtransistoren gemeinsam sind Effekte, die durch die Nanopartikelform sowie

durch die Anordnung der Nanopartikel entstehen. Auftretende Phänomene werden in

Abschnitt 1.2.3 näher erläutert und diskutiert. Mögliche Maßnahmen zur Verminderung

negativer Effekte werden in Abschnitt 3.4.1 thematisiert.

2.2 Einzelpartikeltransistoren

In Nanopartikeldünnfilmen wird die Kanalleitfähigkeit von vielen Faktoren nachteilig be-

einflusst. Abhilfe schafft eine Reduzierung der Transistorkanallänge in die Größenordnung

der Partikelgröße. So wird gewährleistet, dass der stromführende Pfad lediglich durch

einen einzigen Partikel führt. Wird ein Einzelpartikeltransistor2als Transistor mit Nano-

partikeln als Halbleitermaterial und einer Kanallänge LEPT ≤DNP definiert, wobei DNP

2abgekürzt: EPT (EinzelPartikelTransistor)

2.2 Einzelpartikeltransistoren

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

Kanal-Nanopartikel

(a): Inverted Coplanar-Aufbau

Dielektrikum

Drain-/Source-Kontakte

Kanal-Nanopartikel

Substrat / Gate

(b): Inverted Coplanar-Aufbau mit

Rückseiten-Gate-Elektrode

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

Kanal-Nanopartikel

(c): Inverted Staggered-Aufbau

Dielektrikum

Drain-/Source-Kontakte

Kanal-Nanopartikel

Substrat / Gate

(d): Inverted Staggered-Aufbau mit

Rückseiten-Gate-Elektrode

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

Kanal-Nanopartikel

(e): Noninverted Staggered-Aufbau

Abbildung 2.3: Schematische Querschnitte von Einzelpartikeltransistor-Architekturen

der Nanopartikeldurchmesser ist, lassen sich vergleichbar mit den Dünnfilmtransistoren

aus Abschnitt 2.1 die Architekturen in drei Aufbauarten unterteilen, von denen wiederum

die ersten beiden mit einer Rückseiten-Gate-Elektrode ausgeführt werden können:

•Nanograben-Transistor mit Bottom-Gate- und Bottom-Drain-/Source-Elektroden

vergleichbar mit Inverted Coplanar [siehe Abbildung 2.3a und 2.3b],

•Nanolinien-Transistor mit Bottom-Gate- und Top-Drain-/Source-Elektroden ver-

gleichbar mit Inverted Staggered [siehe Abbildung 2.3c und 2.3d],

•Nanograben-Transistor mit Top-Gate- und Bottom-Drain-/Source-Elektroden ver-

gleichbar mit Noninverted Staggered [siehe Abbildung 2.3e].

Kapitel 2 Transistoraufbau und -funktionsweise

Es sei bemerkt, dass in kolloidalen Suspensionen durchaus Agglomerate auftreten, die

sich durch eine intensive Dispergierung nicht auftrennen lassen. In diesem Fall werden

diese Agglomerate als Einzelpartikel angesehen und im weiteren Verlauf dieser Arbeit ist

auch dann von Einzelpartikeltransistoren die Rede.

Zur Integration der Inverted Coplanar-Struktur sind zunächst nanoskalige Zwischenräume

(sogenannte Nanogräben) auf einem Dielektrikum herzustellen. Die Breite der Nanogrä-

ben ist exakt auf den Partikeldurchmesser anzupassen, wenn Einzelpartikeltransistoren

realisiert werden sollen. Häufig auftretende Nanopartikelagglomerate passen nicht in den

Zwischenraum, so dass diese nicht zum Transistorverhalten beitragen. Für den Fall, dass

Agglomerate toleriert werden, kann eine Anpassung auf den Agglomeratdurchmesser

durchgeführt werden. Diese Möglichkeit ist für Nanomaterialien interessant, die eine

starke Neigung zur Reagglomeration in der Dispersion bzw. während des Auftragens

zeigen oder für sehr kleine Nanopartikel wie zum Beispiel Silizium mit einer typischen

Primärpartikelgröße von 2...20 nm. Vergleichbar zu den Dünnfilmen liegt der Vorteil

des Inverted Coplanar-Aufbaus in der flexiblen Materialauswahl der Nanopartikel sowie

der Trennung zwischen Herstellung der Grundstruktur (Nanogräben) und Auftragen

der Nanopartikel. Problematisch ist aber der Partikeleintrag in die Nanogräben. Dieser

Vorgang ist zunächst ein rein statistischer Prozess, bei dem sich die Nanopartikel beliebig

in den Gräben ansammeln. Durch die Agglomeration von Partikeln kann der Eintrag

entweder erschwert oder sogar ganz verhindert werden.

Bei der Integration in der Inverted Staggered-Architektur wird der problematische

Partikeleintrag in Nanozwischenräume nicht benötigt. Im eigentlichen Sinne handelt es

sich ebenfalls um einen Dünnfilmtransistor. Der Nanopartikelfilm wird auf dem Gate-

Dielektrikum erzeugt. Da jedoch der Elektrodenabstand von Drain- und Source-Elektrode

so gering ist, dass auch hier nur idealerweise ein Nanopartikel kontaktiert wird, unterliegt

diese Bauform der Definition für Einzelpartikeltransistoren. Durch die nicht beeinflussbare

Anordnung der Nanopartikel innerhalb des Dünnfilms kann es aber durchaus passieren,

dass die Drain/Source-Elektroden an einer ungünstigen Position hergestellt werden. Im

schlechtesten Fall führt der Stromkanal durch zwei Nanopartikel, einschließlich einem

interpartikulären Übergang.

Der Noninverted Staggered-Aufbau bei Einzelpartikeltransistoren bietet sich besonders

bei isolierenden Substraten an und gründet ebenfalls auf dem Einsatz von Nanogräben.

Durch die Erzeugung des Gate-Dielektrikum nach der Nanograbenherstellung können

negative Auswirkungen auf das Dielektrikum während der Nanostrukturierung [vergleiche

Abschnitt 3.3] umgangen werden. Das Problem des Partikeleintrags stellt sich wie bei der

Inverted Coplanar-Transistorstruktur dar. Dennoch kommt dem Partikeleintrag nur eine

sekundäre Bedeutung zu. Selbst bei einer mangelhaften Einlagerung von Nanopartikeln

kann durch überbrückende Nanopartikel bzw. einen überbrückenden Nanopartikelfilm ein

Noninverted Staggered-EPT realisiert werden.

In allen drei Varianten muss die Transistor-Kanalweite nicht nanoskalig sein. Viel-

mehr führt eine größere Kanalweite zur Parallelschaltung mehrerer Kanal-Nanopartikel,

2.3 Funktionsweise

Substrat

Gate

Dielektrikum

Drain-/Source-Kontakte

Nanopartikel Isolation

Abbildung 2.4: Schematischer Querschnitt eines vertikalen Einzelpartikeltransistors mit

umlaufender Gate-Elektrode nach [DDB+06]

wodurch die maximale Drain-Stromstärke erhöht werden kann. Die Definition eines EPT

wird weiterhin erfüllt.

Die Position der Transistoren wird durch die Strukturdefinition von Source- und Drain-

Elektroden vorgenommen. Sie ist nicht abhängig von der Anordnung der Nanopartikel.

Die Positioniergenauigkeit der Transistoren entspricht der Genauigkeit der Lithographie.

Daher ist ein Schaltungslayout zur Integration logischer Schaltung unmittelbar möglich.

Neben den lateralen Transistoren wird in der Literatur ein vertikales Transistorkon-

zept mit Einzelpartikeln vorgestellt [DDB+06]. Als Halbleitermaterial werden kubische

Silizium-Nanopartikel verwendet [BGD+07]. Die Nanopartikel werden mit einer zufälligen

örtlichen Verteilung auf der Probenoberfläche abgeschieden und so prozessiert, dass die

Architektur aus Abbildung 2.4 entsteht. Der Transistorkanal ist zwischen den Drain-

und Source-Elektroden vertikal ausgerichtet. Das Gate steuert den Nanopartikel seitlich.

Entscheidende Nachteile dieser Integrationstechnik sind:

•die Notwendigkeit von kubischen Nanomaterialien;

•die fehlende bzw. äußerst aufwendige Möglichkeit, Transistoren zu positionieren;

•eine komplizierte Prozessführung, um lateral umlaufende Gates und Gate-Dielektrika

mit ausreichender Qualität zu erzeugen;

•nicht steuerbare Kanalbereiche durch die räumliche Ausdehnung der Isolations-

schicht ober- und unterhalb der Gate-Elektrode.

2.3 Funktionsweise

Die Funktionsweise der in dieser Arbeit vorgestellten Transistoren basiert auf dem Prin-

zip der Schottky-Barrieren-Drain-Source-Feldeffekttransistoren (SB-MOSFET). Diese

nutzen im Gegensatz zu konventionellen MOSFET keine pn-Homoübergänge zwischen

den Drain-/Source-Elektroden und dem Substrat, sondern Metall-Halbleiter-Kontakte

Kapitel 2 Transistoraufbau und -funktionsweise

qφBn

Source

Drain

VGS = 0

(a)

Source

Drain

qVDS

WφBn

VGS = 0

(b)

Source

Drain

qVDS

WφBn

VGS > Vth >0

(c)

Abbildung 2.5: Vereinfachte Bänderdiagramme zur Funktionsweise von Schottky-

Barrieren-Feldeffekttransistoren. (a) VGS = 0, VDS = 0 (Darstellung ein-

schließlich Bandverbiegung), (b) VGS = 0, VDS >0, (c) VGS >0, VDS >0

[TWC94, LS06]. Das Prinzip des SB-MOSFET ist in Abbildung 2.5 für einen n-Typ-

Transistor3dargestellt. Während für den Fall VGS =VDS = 0 [siehe Abbildung 2.5a]

aufgrund der Barrieren und des Fehlens des für einen Driftstrom notwendigen elektrischen

Feldes kein Stromfluss von der Source- zur Drain-Elektrode stattfinden kann, tritt be-

reits beim alleinigen Anlegen einer Drain-Source-Spannung ein Ladungsträgertransport

auf [siehe Abbildung 2.5b]. Die Weite WφBn bzw. die Höhe qφBn der Barriere kann be-

reits so schmal oder niedrig sein, dass Elektronen diese durch thermische Emission oder

Tunneling überwinden können und einen Drain-Strom verursachen. In Abbildung 2.5b

ist die Source-Barriere als dreiecksförmige Barriere approximiert. Wird nun das Gate des

Transistors mit einer Spannung VGS > Vth beaufschlagt, so führt das elektrische Feld zu

einer Bandverbiegung im Kanalgebiet. Die Bänder im Kanalgebiet und insbesondere in

Kontaktnähe werden so verbogen, dass die Barrierenweite WφBn verkleinert wird [siehe

Abbildung 2.5c]. Es gilt

WφBn VGS>Vth

< WφBn VGS=0

.(2.1)

Die Barrierenweite bestimmt die Tunnelwahrscheinlichkeit Θ=Θ(WφBn ). Diese folgt aus

der zeitunabhängigen Schrödinger-Gleichung

d2Ψ

dx2=2m∗[ϕ(x)−E]

~2Ψ(2.2)

mit der Wellenfunktion Ψ. Mit der WKB-Approximation4und unter Annahme einer drei-

eckförmigen Barriere ergibt sich die Tunnelwahrscheinlichkeit Θals

Θ=Ψ(WφBn )Ψ∗(WφBn )

Ψ(0)Ψ∗(0) = exp −4

√2qm∗

~qφBnWφBn !.(2.3)

Wie zu erkennen ist, steigt die Wahrscheinlichkeit mit kleinerer Barrierenweite WφBn . Das

elektrische Feld, welches von der Gate-Elektrode influenziert wird, senkt außerdem die Bar-

rierenhöhe durch den Schottky-Effekt ab, wodurch die Transmissionswahrscheinlichkeit

3Für p-Typ-Transistoren gilt das Funktionsprinzip unter der Maßgabe φBp < φBn analog. Die Vorzei-

chen der Spannungen sind dann mit umgekehrtem Vorzeichen zu wählen.

4Die semi-klassische Wentzel-Kramers-Brillouin-Approximation nimmt zur Lösung der Glei-

chung (2.2) die Unabhängigkeit von ϕ(x)−Eim Intervall [x, x +dx] an [Kram26].

2.3 Funktionsweise

ebenfalls ansteigt. Bei entsprechend schmaler Barriere steigt die Tunnelwahrscheinlichkeit

soweit an, dass der Kontakt ohmsch wird, sofern er diese Eigenschaft zuvor nicht besaß.

Zusätzlich wird der Anteil der thermischen Emission (über die Barriere) am Ladungs-

trägertransport durch die Barrierenabsenkung verstärkt [Sze81]. Idealerweise müssen die

Kontakteigenschaften so ausgelegt werden, dass die Barriere so hoch ist, dass der Anteil

der thermischen Emission vernachlässigt werden kann und die Unterscheidung zwischen

ein- und ausgeschaltetem Zustand des Transistors durch den Tunneleffekt bestimmt wird.

Die vorhergehenden Betrachtungen wurden zunächst für Elektronen als ausschließlich

am Ladungsträgertransport beteiligte Teilchen durchgeführt. Diese Näherung ist möglich,

wenn die Barrierenhöhe zwar ausreichend hoch gewählt wird, um eine thermische Emission

von Elektronen zu unterdrücken, aber so niedrig gewählt wird, dass die Barriere für

Löcher nach Gleichung (1.8) so groß wird, dass eine Löcherinjektion unterbunden wird.

Die Verwendung von intrinsischen, undotierten Halbleitern ist möglich. Analog lässt sich

ein p-Kanal-Transistor durch Blockierung der Elektronen und Injektion von Löchern

(φBn > φBp) realisieren, so dass komplementäre Schaltungen allein durch die Wahl der Kon-

taktmaterialien integriert werden können. Als Beispiel hierfür sei auf [DDB+06,SDB+07]

verwiesen5. Während Song et al. mit YbSix-Kontakten eine Barrierenhöhe von ca.

φBn = 0,47 eV erreichen und damit einen n-Typ-Transistor realisieren [SDB+07], verwen-

den Ding et al. in [DDB+06] PtSi als Kontaktmaterial für p-Kanal-Transistoren. Die

Barrierenhöhe zwischen Silizium und PtSi beträgt φBp = 0,24 eV [Maex95].

In Abbildung 2.5c ist angedeutet, dass bei Anlegen einer Gate-Spannung eine Ladungsträ-

gerakkumulation im Kanal stattfindet, da die Fermienergie sich der Leitungsbandkante

nähert:

EC−EFVGS>Vth

< EC−EFVGS=0

.(2.4)

Da mit steigender Ladungsträgerdichte auch der Leitwert steigt, bildet sich ein Stromkanal

in Dielektrikumsnähe aus, der die injizierten Ladungsträger abführt. Dieser ist im Gegen-

satz zum Inversionskanal bei konventionellen MOSFET jedoch durch eine Akkumulation

gekennzeichnet. Zur Herleitung der allgemeinen Transistorgleichungen für Transistoren im

Akkumulationsbetrieb werden zunächst in Anlehnung an [Sze81] Vereinfachungen getrof-

fen:

1. bei der Struktur handelt es sich um eine ideale MOS-Struktur ohne Fallenzustände

an Grenzflächen, Oxidladungen, Austrittsarbeitsdifferenzen etc.;

2. es wird nur ein Driftstrom berücksichtigt;

3. die Ladungsträgermobilität im Kanal ist konstant;

4. die Dotierung im Kanal ist homogen;

5. der Ladungsträgertransport in Rückwärtsrichtung ist vernachlässigbar;

5Beide Arbeiten stammen aus derselben Forschergruppe und verwenden die gleichen undotierten, ku-

bischen Silizium-Nanopartikel.

Kapitel 2 Transistoraufbau und -funktionsweise

VG> Vth

VSVD

Qs(y)

dϕs

n-Halbleiter

Akkumulationszone

Gate

Source Drain

Dielektrikum

y= 0

Abbildung 2.6: Vereinfachter Inverted Coplanar-Dünnfilmtransistor im Anreicherungsbe-

trieb (VG> Vth;VG> VD)

6. für das transversale E-Feld im Kanal gilt Ex= 0;

7. für das longitudinale E-Feld im Dielektrikum gilt Ey= 0;

8. die Bandverbiegung an der Drain- und Source-Elektrode wird zunächst vernachläs-

sigt.

Mit den genannten Voraussetzungen stellt Abbildung 2.6 das Modell eines n-Kanal-

Transistors zur Herleitung der Gleichungen dar. Nach [Bube09] führt diese Modell mittels

einer Betrachtung der akkumulierten Ladung und der anschließenden Integration der infi-

nitesimalen Widerstandselemente dRbzw. Potenzialelemente dϕsüber den Ort xzu den

Transistorgleichungen

IDS =WµCi

L[VGS −Vth]−1

2VDSVDS für VGS −Vth > VDS,(2.5a)

IDS =WµCi

2L[VGS −Vth]2für VGS −Vth ≤VDS.(2.5b)

Diese werden im Folgenden als Shockley-Gleichungen bezeichnet6[Shoc52]. Die Schwel-

lenspannung Vth drückt eine Verschiebung der Gate-Spannung aus, bei der ein Kanal

im Halbleiter ausgebildet wird. Die Ursache und Größe der Schwellenspannung sind von

mehreren Faktoren abhängig. Unter anderem bestimmen Störstellen und Korngrenzen im

Halbleiterfilm, elektrische Ladungen am bzw. im Dielektrikum, Bandverbiegungen durch

den Ausgleich von Austrittsarbeitsdifferenzen und Dotiereffekte (z.B. Einbau von Sau-

erstoff in den ZnO-Kristall) die Schwellenspannung. Die Gleichung (2.5b) wurde unter

Vernachlässigung eines Löcherstroms hergeleitet. Aufgrund des nicht unerheblichen Poten-

zialgradienten für den Bereich VGS −Vth ≤VDS können mit zunehmendem VDS jedoch

auch Löcher die Barriere an der Drain-Elektrode überwinden, so dass ein Löchertrans-

port berücksichtigt werden muss. Wird der Transistorkanal in einen Abschnitt zwischen

6Der Spannungsbereich der Gleichung (2.5a) wird üblicherweise als „linearer Bereich” oder „Trioden-

bereich” bezeichnet; der Spannungsbereich der Gleichung (2.5b) als „Sättigungsbereich”.

2.3 Funktionsweise

Source-Elektrode und Abschnürpunkt7und einen Abschnitt zwischen Abschnürpunkt und

Drain-Elektrode unterteilt, so lassen sich die Transistorströme separat betrachten, wenn

aus Kontinuitätsgründen von einem ungestörten Ladungstransport im jeweils anderen Be-

reich ausgegangen wird. Mit der Elektronenbeweglichkeit µnund der Löcherbeweglichkeit

µpfolgt für den Drainstrom

IDS =WCi

2Lµn[VGS −Vth] + µphVDS −[VGS −Vth]iVDS.(2.6)

Es wird demnach erwartet, dass die im Rahmen dieser Arbeit vorgestellten Transi-

storen ambipolares Verhalten zeigen. Auch wenn im Triodenbereich eine Beteiligung

beider Ladungsträgerarten am Stromfluss durch die Transistorgleichung nicht erfasst

wird, ist mit großer Wahrscheinlichkeit davon auszugehen, dass sowohl Elektronen

als auch Löcher im Kanal transportiert werden – aufgrund der geringeren longitudi-

nalen Feldstärke jedoch nur in eingeschränktem Maße. Ambipolare Charakteristiken

werden hauptsächlich in anorganischen Transistoren mit a-Si:H (amorphem Silizium)

als Halbleitermaterial, organischen und hybriden organisch-anorganischen Transistoren

beobachtet [Pfle86,NYAY07,KYS+07]. Dieses sind Materialien, die in ihren Eigenschaften

den Nanopartikeln sehr ähnlich sind [vergleiche Abschnitt 1.2.3].

Ein typisches Ausgangskennlinienfeld ist in Abbildung 2.7 skizziert. Die schwarzen

Graphen zeigen das Verhalten gemäß der stark idealisierten Gleichungen (2.5a) und

(2.5b); wird der Effekt des ambipolaren Ladungsträgerflusses laut Gleichung (2.6) berück-

sichtigt, so zeigt sich in den Ausgangskennlinien im Sättigungsbereich ein quadratischer

Anstieg der Stromstärke mit zunehmender Spannung. Je nach Verhältnis zwischen den

Shockley-Gleichungen ambipolarer Transport

Drain-Source-Spannung VDS

Drain-Source-Strom IDS

Abbildung 2.7: Modelliertes Ausgangskennlinienfeld für das vereinfachte Transistormo-

dell nach den Transistorgrundgleichungen (schwarz) und unter Berücksich-

tung des ambipolaren Stromtransports im Sättigungsbereich nach Glei-

chung (2.6) mit µn/µp= 5 (rot)

7Das Auftreten eines Abschnürpunkts der Inversionsschicht ist von konventionellen MOSFET im Sät-

tigungsbereich und der damit verbundenen Kanallängenmodulation bekannt [Sze81].

Kapitel 2 Transistoraufbau und -funktionsweise

Eingangspannungen untereinander und zur Schwellenspannung bleibt eine Sättigung im

Sinne eines Plateaus nahezu aus.

Die oben getroffenen Annahmen zur Herleitung der Transistorgleichungen sind nur

bedingt gültig, da offensichtlich:

•die Kontakte nicht rein ohmsch sind bzw. die Kontakteigenschaften und daraus fol-

gend die Ladungsträgerinjektion mit dem Arbeitspunkt des Transistors variieren;

•die Nanopartikelform eine nicht-ideale Grenzfläche zwischen Kanal und Gate-

Dielektrikum bedingt;

•die Kontakte nicht lateral bis zum Dielektrikum durchgehend integriert sind, sondern

parallel zur Kanaloberfläche liegen;

•durch die Transistorgeometrie, insbesondere bei Einzelpartikeltransistoren, die An-

nahme Ex>Eynicht uneingeschränkt gilt, da Kanallänge und Dielektrikumsdicke

in derselben Größenordnung liegen;

•am Ladungsträgertransport beide Ladungsträgerarten in gleichem Maße beteiligt

sein können; gegebenenfalls ist die dominante Ladungsträgerart abhängig vom Be-

triebsbereich des Transistors.

Die Steuerbarkeit der Transistoren variiert je nach Architektur und verwendeten Mate-

rialien. Es ist nicht zwingend erforderlich, dass die Steuerung parallel durch Barrieren-

und Kanalsteuerung (Akkumulation) geschieht. Dennoch bieten Transistoren, die sowohl

in den Barriereeigenschaften als auch durch Kanalmodulation steuerbar sind, vermutlich

ein besseres Sperrverhalten als Bauelemente mit nur einem Einflussfaktor.

2.4 Parameterextraktion

Um Transistoren charakterisieren zu können, müssen die Bauelementparameter vergleich-

bar ermittelt werden. Für Nanopartikeltransistoren existiert keine IEEE-Standardisierung

der Parameterextraktion. Daher sind in der Literatur zahlreiche Verfahren anzutreffen,

deren Ergebnisse einen direkten Vergleich erschweren. Die im Folgenden vorgestellten Ver-

fahren lehnen sich an den IEEE-Standard 1620 für organische Feldeffekttransistoren an [IE-

EE08].

Zur Transistorcharakterisierung genügt die Aufnahme von Transferkennlinie ID(VGS), Aus-

gangskennlinienfeld ID(VDS) und Gate-Leckstrom-Charakteristik IG(VGS). Hieraus lassen

sich die Schwellenspannung Vth, die Ladungsträgerbeweglichkeit µ, die Strommodulation

ION/IOFF und gegebenenfalls der Subschwellenspannungsstromanstieg Sals Transistorpa-

rameter bestimmen.

Für die Aufnahme der Kennlinien-Messewerte wird ausschließlich der Präzisionsparame-

teranalysator Hewlett Packard 4156A verwendet.

2.4 Parameterextraktion

Schwellenspannung

Zur Ermittlung der Schwellenspannung Vth wird die Wurzel des Drain-Stroms der Trans-

ferkennlinie über der Gate-Spannung aufgetragen. Für den Betrieb in Sättigung führt

Gleichung (2.5b) folglich zum Ausdruck

qIDS =sWµCi

2L[VGS −Vth].(2.7)

Durch Extrapolation der Geraden ergibt sich im Schnittpunkt mit der VGS-Achse die

Schwellenspannung. Tritt eine Beweglichkeitsreduktion auf, so wird im Punkt der größten

Steigung extrapoliert [Schr06]. Das Verfahren weist den Nachteil auf, dass die Schwellen-

spannung bei schlecht sperrenden Transistoren verfälscht wird, da eine Extrapolation bis

zur VGS-Achse zu einer nicht unerheblichen Verschiebung der Schwellenspannung – im Fall

von n-Kanal-Transistoren – in negative Richtung führt. Es ist daher sinnvoll, bei schlechten

Sperreigenschaften die Schwellenspannung am Punkt zu bestimmen, in dem die extrapo-

lierte Gerade den Wert des minimalen Stroms qIDS,min annimmt.

Die Schwellenspannung kann auch durch das Verfahren der linearen Extrapolation ermit-

telt werden. Hierbei ist die Transferkennlinie im steilsten Punkt linear zu extrapolieren.

Der Schnittpunkt mit der Abszissenachse wird als VGS,ibezeichnet. Die Schwellenspannung

ist nach [Schr06] gegeben durch

Vth,lin =VGS,i−VDS

2.(2.8)

Dieses Verfahren ist jedoch sehr sensitiv bezüglich serieller Widerstände und einer Beweg-

lichkeitsdegradation [Schr06]. Es eignet sich jedoch auch für die Schwellenspannungser-

mittlung in Verarmungstransistoren und Transistoren mit vergrabenem Kanal [TS88].

Bei vernachlässigbar kleinen Kontaktwiderständen geht der Wert für die Schwellenspan-

nung aus der linearen Extrapolation Vth,lin in den Schwellenspannungswert der Bestim-

mung aus dem Sättigungsbereich Vth,sat über.

Eine weitere Methode zur Ermittlung der Schwellenspannung ist das Transkonduktanz-

Ableitungs-Verfahren, bei dem die Steilheit gmnach ∂VGS abgeleitet wird. Die Stelle des

Maximums dieser Funktion stellt die Schwellenspannung dar [Schr06].

Ladungsträgerbeweglichkeit

Der Ladungsträgerbeweglichkeit kommt eine entscheidende Bedeutung als Bewertungskri-

terium in Transistoren zu. Insbesondere in Bauelementen mit halbleitenden Nanopartikeln

treten Streueffekte auf, die die Beweglichkeit reduzieren. Hierzu zählen unter anderem die

Streuung an Phononen, an Verunreinigungen, geladenen Teilchen oder an Oberflächen.

Jedem Mechanismus kann eine Beweglichkeit zugeordnet werden, so dass sich die Gesamt-

beweglichkeit µaus den Einzelbeweglichkeiten nach der Mathiessen-Regel als

µ=

i=1

µi

(2.9)

Kapitel 2 Transistoraufbau und -funktionsweise

zusammensetzt [Kitt05], wobei die geringste Einzelbeweglichkeit die Gesamtbeweglichkeit

dominiert.

In der geläufigen Literatur werden verschiedene Verfahren zur Ermittlung der Mo-

bilität angewendet, deren Ergebnisse sich erheblich unterscheiden können.

Die effektive Ladungsträgerbeweglichkeit µeff wird aus dem Ausgangskennlinienfeld

bestimmt. Die Spannung VDS sollte gering sein, da so die Ladungsträgerdichte im Kanal

homogen ist. Die effektive Beweglichkeit ergibt sich dann als

µeff =gdL

WQs

mit gd=∂IDS

∂VDS VGS=const.

.(2.10)

Die Schwierigkeit dieses Verfahrens besteht in der Bestimmung der Ladungsdichte Qsim

Kanal. Diese kann nur ungenau über die Kapazität Ciabgeschätzt oder aufwändig durch

Messungen ermittelt werden [Schr06].

Die Feldeffektladungsträgerbeweglichkeit µFE nutzt die Steilheit der Transfer-

kennlinie

gm=∂IDS

∂VGS VDS=const.

,(2.11)

so dass sich aus der Driftkomponente des Drain-Stroms die Feldeffektbeweglichkeit

µFE =Lgm

WCiVDS

(2.12)

berechnen lässt. Wird die Feldeffektmobilität nach dieser Vorschrift ermittelt, so liegt ihr

Wert niedriger als die effektive Ladungsträgerbeweglichkeit, da die Abhängigkeit vom elek-

trischen Feld der Gate-Elektrode vernachlässigt wird [KSA89,Fu82,TTIT94]. Vereinfacht

ausgedrückt wird die Beweglichkeit mit zunehmender Gate-Spannung gemäß

µ=µ0

1 + θ[VGS −Vth](2.13)

mit dem empirischen Faktor θreduziert [Fu82].

Wenn der Transistor im Sättigungsbereich arbeitet, kann die sogenannte Sätti-

gungsladungsträgerbeweglichkeit µsat aus der Transferkennlinie extrahiert werden.

Wird Gleichung (2.7) nach Einführung des Body-Effekt-Faktors βnach der Gate-Source-

Spannung abgeleitet, so kann aus der konstanten Steigung

∂√IDS

∂VGS

=sβWµCi

2Lti

=m(2.14)

die Sättigungsladungsträgerbeweglichkeit

µsat =2Lm2

βWCi

(2.15)

2.4 Parameterextraktion

berechnet werden. Fehlererzeugend ist der Faktor β, der schwach von der Gate-Spannung

abhängig und oftmals unbekannt ist, so dass er häufig zu eins gesetzt wird [Schr06]. Wie

bei der Feldeffektbeweglichkeit wird ebenfalls die Abhängigkeit der Beweglichkeit von der

elektrischen Feldstärke vernachlässigt. Daraus folgt µsat < µeff. Die Sättigungsmobilität ist

nur gültig, solange die Ladungsträger keine Sättigungsgeschwindigkeit erreichen [Schr06].

In dieser Arbeit wird IEEE-konform die Feldeffektladungsträgerbeweglichkeit µFE

angegeben [IEEE08]. Nur in Ausnahmefällen sind Werte der Sättigungsladungsträgermo-

bilität aufgeführt, wenn µFE nicht ermittelt werden konnte.

Strommodulation

Die Strommodulation ist definiert als das Verhältnis zwischen der Stromstärke ION im ein-

geschalteten Zustand zur Stromstärke IOFF im ausgeschalteten Zustand. Sie ist ein Maß für

die Entscheidungssicherheit in digitalen Schaltungen und sollte möglichst groß sein. Der

Transistorparameter ION/IOFF wird aus der Transferkennlinie als Quotient des maximalen

und minimalen Drain-Stroms ermittelt. Es muss angemerkt werden, dass die Strommodula-

tion von der verwendeten Drain-Source-Spannung VDS abhängig ist. Insbesondere bei den

hier vorgestellten SB-MOSFET ist das Verhältnis der Stromstärken sensitiv gegenüber der

Spannung VDS. In der Literatur werden im Allgemeinen die größten beobachteten Werte

berichtet [IEEE08]. Infolgedessen wird in dieser Arbeit ebenfalls das maximal ermittelte

ION/IOFF-Verhältnis als Kennwert angegeben, wobei jeweils die Spannung VDS, die zur

Aufnahme der Messwerte verwendet wurde, aus den entsprechenden abgebildeten Trans-

ferkennlinien zu entnehmen ist.

Subschwellenspannungsstromanstieg

In der Realität tritt unterhalb der Schwellenspannung ein Drain-Strom auf, der in seiner

Charakteristik dem Verhalten eines Bipolar-Transistors ähnelt [Hoff06]. Der Anstieg dieses

Stroms wird als Subschwellenspannungsstromanstieg8Sbezeichnet. Sein Wert gibt an, um

welche Spannung die Gate-Spannung verändert werden muss, damit der Strom um eine

Dekade erhöht bzw. reduziert wird. Der Parameter Slässt sich aus dem Verlauf von

log(IDS) über VGS bestimmen. Der Subschwellenstromanstieg ist ein Maß für die Güte

des Sperrverhaltens des Transistors. Je kleiner der Wert von Sist, desto besser sperrt das

Bauelement, da mit kleinen Spannungsdifferenzen der Stromfluss drastisch gesenkt werden

kann.

8kurz: Subschwellenstromanstieg oder engl.: subthreshold swing

Kapitel 2 Transistoraufbau und -funktionsweise

Kapitel 3

Integrationstechniken

Für die angestrebte Integration der in Abschnitt 2.2 vorgestellten Einzelpartikeltransis-

toren ist die Herstellung der Drain- und Source-Elektroden im nanoskaligen Abstand

erforderlich. Im Folgenden wird daher eine kostengünstige Strukturierungsmethode zur

Definition kleinster Geometrien im Nanometerbereich vorgestellt, die im Rahmen dieser

Arbeit für die großflächige Integration der Nanostrukturen verwendet wird. Der Einsatz

von konventionellen Lithografieverfahren ist zwar technisch möglich, jedoch aus Grün-

den der Verfügbarkeit und Kosten nicht umsetzbar1. Weiterhin wird in diesem Abschnitt

auf die notwendige Abscheidung von Nanopartikeln als Dünnfilm bzw. als Einzelparti-

kel durch Schleuderbeschichtung eingegangen. Die Beschichtung im Schleuderverfahren ist

ein Standardprozess der Halbleiterprozesstechnologie, zeigt aber bei der Verwendung von

Dispersionen als komplexe Feststoff-Flüssigkeits-Systeme wesentliche Unterschiede zum

konventionellen Prozess.

3.1 Abscheidungsdefinierte Nanostrukturierungstechnik

Im Gegensatz zur Strukturgrößendefinition durch lithografische Prozesse lassen sich

feinste Strukturen auch durch abscheidungsdefinierte Prozessfolgen erzeugen. Die Pro-

zessfolge besteht dabei im Grunde aus einem einfachen lithografischen Prozess, einem

Abscheidungs- und einem Ätzprozess [FE83]. Es wird zwischen einer Prozessabfolge

mit und ohne separater Opferschicht unterschieden. In der Abfolge mit separater Op-

ferschicht wird diese zunächst auf dem Substrat abgeschieden oder aufgewachsen [siehe

Abbildung 3.1a]. Die Dicke der erzeugten Schicht entspricht dabei der späteren Höhe der

Nanostruktur. Auf der Opferschicht wird eine Fototechnik durchgeführt, deren Kanten

die Position der Nanostrukturen festlegen [siehe Abbildung 3.1b]. Mittels der Lackmaske

wird die Opferschicht im RIE2-Verfahren anisotrop strukturiert, so dass senkrechte

Flanken entstehen [siehe Abbildung 3.1c]. Nach Entfernen des Fotolacks wird an diesen

senkrechten Flanken eine Schicht, die sogenannte Struktur- oder Spacer-Schicht, mit der

Konformität kSS =hh,SS/hv,SS ≤1 abgeschieden, wobei die Größen hh,SS die Schichtdicke

auf horizontalen Flächen und hv,SS die laterale Schichtdicke beschreiben [siehe Abbil-

dung 3.1d]. Anschließend wird die abgeschiedene Schicht anisotrop im RIE-Verfahren

um die Schichtdicke hh,SS zurückgeätzt. Demnach befindet sich auf horizontalen Flächen

kein Material der Strukturschicht. Lediglich an den Kanten der Opferschicht verbleibt

1Die konventionellen Lithografietechnologien und deren Eignung werden zur Vollständigkeit in An-

hang A.1 diskutiert.

2Reactive Ion Etching; Reaktives Ionenätzen

Kapitel 3 Integrationstechniken

Substrat

Opferschicht

otoresist

hich

hh,OS

(a)

Substrat

Opferschicht

Fotoresist

(b)

Substrat

Opferschicht

Fotoresist

(c)

Substrat

Opferschicht

Strukturschicht

hh,SS

hv,SS

(d)

Substrat

Opferschicht

Spacer

(e)

Substrat

Spacer

(f)

Substrat

Fotoresist

hh,OS

(g)

Substrat

Fotoresist

Strukturschicht

hh,SS

hv,SS

(h)

Substrat

Fotoresist

Spacer

(i)

Substrat

Spacer

(j)

Abbildung 3.1: Prozessabfolge der abscheidungsdefinierten Strukturierungstechnik (Kan-

tenabscheideverfahren). (a)-(f): Prozess mit separater Opferschicht, (g)-(j):

Prozess mit Fotolack als Opferschicht.

ein Spacer der Breite hv,SS und der Höhe hh,OS [siehe Abbildung 3.1e]. Dieser verbleibt

ebenfalls nach dem vollständigen Entfernen der Opferschicht [siehe Abbildung 3.1f]. Da

die Abscheidung der Strukturschicht mit Schichtdicken unterhalb von 100 nm sehr genau

durchgeführt werden kann, lassen sich mit der vorgestellten Technik nanoskalige Spacer

integrieren [HHG98, Hors99]. Es wurden bereits Nanostrukturen mit einer Breite von

25 nm demonstriert [HVH00].

3.1 Abscheidungsdefinierte Nanostrukturierungstechnik

Substrat

Metallisierung

(a)

Substrat

Elektrode

Nanograben

Elektrode

(b)

Abbildung 3.2: Prozesserweiterung zur Integration nanoskaliger Zwischenräume mittels

Kantenabscheideverfahren.

Da temperaturempfindliche Substrate (z.B. Kunststoffe oder Kunststofffolien) keinen

Hochtemperaturprozessen ausgesetzt werden dürfen, scheiden zur Herstellung nanoskali-

ger Strukturen Standardabscheideverfahren im LPCVD3- oder PECVD4-Verfahren aus,

da deren Prozesstemperaturen mindestens 250◦C betragen [Hill04]. Nur Polyimid (PI) mit

einer maximalen dauerhaften Verabeitungstemperatur von 300◦C wäre für die PECVD-

Abscheidung als Substrat geeignet [HHH04]. Die Materialauswahl für Opferschichten und

Strukturschichten ist sehr begrenzt, soll eine Abscheidung unter den zulässigen Tempe-

raturbedingungen von Kunststoffen durchgeführt werden. Daher werden Opferschichten

bestehend aus Fotolacken untersucht und eine entsprechende Strukturierungstechnik

entwickelt, die auch die Abscheidung eines PECVD-Oxids bei 100◦

C beinhaltet [vergleiche

Abschnitt 3.3.1] [Wolf06]. Die Verarbeitungstemperatur der verwendeten Fotolacke im

Rahmen der abscheidungsdefinierten Nanostrukturtechnik beträgt folglich maximal 110◦

im pre-bake-Schritt bzw. im post-exposure-bake-Schritt [AZ500, AZM05] und ist somit

kompatibel zu temperaturempfindlichen Kunststoffen wie z.B. Polyethylenterephtalat

(PET) mit einer kurzfristig zulässigen Maximaltemperatur von 150◦

C [HHH04]. Zusätz-

licher Vorteil ist die Einsparung zweier Prozessschritte (Abscheidung und Ätzung der

separaten Opferschicht). Der Prozessverlauf der Strukturierungstechnik mit Fotolack als

Opferschicht ist in den Abbildungen 3.1g bis 3.1j dargestellt.

Für die Integration von Einzelpartikeltransistoren werden teilweise anstatt der Na-

nolinien nanoskalige Zwischenräume benötigt. Zu deren Integration sind zwei zusätzliche

Prozessschritte erforderlich. Zunächst wird auf die Nanolinie eine metallische Schicht im

Hochvakuum aufgedampft, die später in strukturierter Form als Elektrode dient. Durch

den äußerst geringen Druck während der Bedampfung und der daraus resultierenden

mittleren freien Weglänge können Stoßereignisse zwischen verdampften Metallatomen

und den sonstigen Gasmolekülen nur sehr selten auftreten. Die Metallatome werden sich

demnach geradlinig vom Verdampfungstiegel entfernen und nicht gestreut, so dass sie bei

entsprechender Substratausrichtung senkrecht auf die Oberfläche treffen. Das Ergebnis

ist eine niederkonforme Abscheidung, d.h. dass keine oder nur eine sehr geringe Kanten-

bedeckung mit Metall stattfindet. Neben und auf dem Spacer wird in gewohnter Weise

eine metallische Schicht abgeschieden; die Spacer-Flanken bleiben nahezu unbedeckt,

3Low Pressure Chemical Vapor Deposition; Unterdruck-Gasphasenabscheidung

4Plasma Enhanced Chemical Vapor Deposition; Plasma-unterstütze Gasphasenabscheidung

Kapitel 3 Integrationstechniken

solange die Schichtdicke der abgeschiedenen Metallschicht unter der Spacer-Höhe liegt

[siehe Abbildung 3.2a]. Durch die fehlende Bedeckung der Flanke ist diese auch gegenüber

einem Ätzangriff ungeschützt, so dass der Spacer selektiv zur Metallschicht herausgelöst

werden kann. Als Resultat verbleibt ein nanoskaliger Zwischenraum mit der Breite hv,SS,

also der Breite der ursprünglichen Nanolinie [siehe Abbildung 3.2b].

3.2 Materialien der Opferschichten

Für die abscheidungsdefinierte Nanostrukturierungstechnik ist eine Opferschicht zwingend

notwendig. In Folge der Prozessierung muss das Material der Opferschicht folgenden An-

sprüchen genügen:

•Schichtdicken <800 nm;

•senkrechtes Flankenprofil;

•Resistenz zum Ätzprozess der Spacer-Schicht;

•einfacher und selektiver Prozess zum Entfernen der Opferschicht, möglichst im

Trockenätzverfahren;

•rückstandslose Entfernung der Opferschicht;

•thermische Belastbarkeit bzw. Vermeidung von thermischer Belastung in der Prozes-

sierung;

•gegebenenfalls Kompatibilität zum Gate-Dielektrikum;

•gegebenenfalls Abscheidung bei Temperaturen <250◦C.

Die Forderungen unterliegen gewissen Toleranzen, die von den verwendeten Materialien,

der übrigen Prozessierung und den zu integrierenden Strukturgrößen- und -geometrien

abhängen. So dürfen die Schichtdicke größer und die thermische Belastbarkeit geringer

sein, falls eine ausreichende mechanische Stabilität der Spacer-Strukturen gegeben ist und

solange die Abscheidungsbedingungen der Spacer-Schicht nicht im Widerspruch hierzu

steht. Die Abscheidung der Opferschicht darf im Allgemeinen bei höheren Temperaturen

ablaufen, sofern die Substrate (z. B. Glas oder Silizium) hierfür geeignet sind.

Da im Rahmen dieser Arbeit ausschließlich Lacke bzw. Fotolacke als Opferschicht

der abscheidungsdefinierten Strukturierung zur Anwendung kommen, werden die Ei-

genschaften bezüglich ihrer Verwendung im Folgenden näher ausgeführt. Alternative

Opferschichten (z.B. im LPCVD-Verfahren abgeschiedenes SiO2) werden zur Vollständig-

keit im Anhang A.2 behandelt.

3.2 Materialien der Opferschichten

3.2.1 Fotolack AZ 5214E

Der Fotolack AZ 5214E der Firma Clariant ist ein Novolak-Harz-basierter Umkehr-

Fotolack mit Naphthoquinondiazid als photosensitive Komponente, der auch in Positiv-

technik eingesetzt werden kann. Die Schichtdicke des unverdünnten Lacks im Schleuder-

verfahren bei 4000 min−1stellt sich bei ca. 1,4µm ein. Um geringere Schichtdicken zu

erreichen, ist eine Verdünnung mit dem Lösungsmittel AZ EBR Solvent (ebenfalls von

Clariant) möglich [AZ500]. Die Schichtdicke in Abhängigkeit vom Verdünnungsgrad

mit AZ EBR Solvent ist in Abbildung 3.3 dargestellt. Die optimale Lackschichtdicke ist

ein Kompromiss aus mechanischer Stabilität (niedriges Aspektverhältnis) und großen

freiliegenden Seitenflächen zur leichteren Entfernung der späteren Nanolinien (hohes

Aspektverhältnis). Sie liegt erfahrungsgemäß im Bereich von 400...600 nm. Da bei der

50 60 70 80 90 100

200

400

600

800

1000

1200

1400

Anteil Lack in Vol-%

Schichtdicke in nm

Abbildung 3.3: Schichtdicke des Fotolacks AZ 5214E in Abhängigkeit von der Verdün-

nung mit AZ EBR Solvent nach der Schleuderbeschichtung für 45 s bei

4000min−1und einem pre-bake-Schritt von 60 s bei 110◦C

Prozessierung des Fotolacks in Umkehr-Fototechnik ein unterschnittenes Kantenprofil

entsteht, ist diese Art der Prozessführung ungeeignet, um sie für die Herstellung von

Nanolinien bzw. Nanozwischenräumen einzusetzen [Mic05]. Für die Positiv-Technik wird

das Substrat zunächst für mindestens 45 min bei einer Temperatur größer als 100◦C

(typischerweise 150◦C) ausgeheizt, um an der Oberfläche gebundene Feuchtigkeit zu

entfernen. Anschließend wird die Oberfläche mit einem Haftvermittler beschichtet, indem

das Substrat für 5 min einer Hexamethyldisilazan-haltigen Atmosphäre (HMDS) ausge-

setzt wird. Die HMDS-Moleküle lagern sich an der Oberfläche an und verhindern eine

Rehydrierung. Anschließend wird der verdünnte Fotolack AZ 5214E bei einer Drehzahl

von 4000 min−1aufgeschleudert und seine Lösungsmittel im pre-bake-Schritt bei 110◦C

für 60s ausgetrieben. Es folgt die Belichtung durch eine Fotomaske und nach einer

ausreichenden Rehydrierungszeit die Entwicklung in einer alkalischen Entwicklerlösung

(z.B. NaOH). Auf einen anschließenden Härtungsschritt, wie er beim herkömmlichen

Kapitel 3 Integrationstechniken

Substrat

Lackfuß Nanolinie

(a)

Substrat

(b)

Abbildung 3.4: Zerstörung der Nanolinie durch Abscheidung auf einem Lackfuß

Einsatz als Ätzmaskierung üblich ist, wird verzichtet, da sich der Lack bei Tempera-

turen oberhalb von 110◦C zusammenzieht und die Kanten abflachen. Zudem würde

die thermisch initiierte Vernetzung die Entfernung der Fotolack-Opferschicht nach der

Spacer-Abscheidung erschweren.

Der Fotolack AZ 5214E weist im Zusammenhang mit der Verwendung eines Haft-

vermittlers die Besonderheit auf, sogenannte „Lackfüße” an den Kanten in Substratnähe

auszubilden. Aus dem HMDS wird während des softbake-Schritts Ammoniak abgespalten,

welches zu einer chemischen Veränderung des Fotolacks führen kann, so dass seine

Entwicklungsrate sinkt [Mic07b, Damm93]. Hierzu reichen selbst geringste Rückstände

von HMDS in der Umgebungsluft aus [Blei08]. Wird die Abscheidung der Strukturschicht

auf dem Lackfuß durchgeführt, so entsteht nach der Entfernung der Opferschicht ein

Hohlraum unter dem Spacer, der zu einem Umstürzen der Nanolinie führen kann [siehe

Abbildung 3.4]. Dieser Effekt wird zusätzlich verstärkt, indem durch eine Erwärmung

der Probe während des Rückätzens der Strukturschicht bzw. während der Entfernung

der Opferschicht die Lackschicht kontrahiert und den seitlich anhaftenden Spacer

kippt. Anfänglich wurde zur anisotropen Rückätzung der Strukturschicht ein reaktiver

Ionenätzer mit Elektrodenkühlung (Applied Materials,AME 8110) verwendet. Wie

400 nm

(a)

umgestürzte Nanolinie

stehende Nanolinie

1µm

(b)

Abbildung 3.5: REM-Aufnahmen von Nanolinien, hergestellt mit einer AZ 5214E-

Opferschicht. RIE-Anlage: (a) AME 8110, (b) Plasmalab µ80P

3.2 Materialien der Opferschichten

die REM5-Aufnahme in Abbildung 3.5a zeigt, können zwar Nanolinien hergestellt

werden, das Ätzergebnis ist jedoch aufgrund der Hexodenbauform inhomogen. Zusätzlich

leidet der Ätzprozess unter dem ständigen Wechsel der Prozessgase (sowohl chlor- als

auch fluorhaltig) während der Betriebszeit der Anlage. Eine lokal stark eingeschränkte

Integration von nanoskaligen Strukturen ist demnach möglich, nicht aber die angestrebte

großflächige Integration.

Im reaktiven Ionenätzer Plasmalab µ80P mit Parallelplattenreaktor, der lediglich mit

fluorhaltigen Prozessgasen betrieben wird, ist eine sehr homogene Ätzung möglich. Es

zeigt sich, dass sich die Proben während des Ätzprozesses trotz Elektrodenkühlung

erwärmen, und sich daher der Fotolack zusammen zieht. Als Folge der Lackkontraktion

fallen die Nanolinien in Gebieten ohne Krümmung um, während sich in Bereichen von

Lackkantenbiegungen die Linien selbstständig stabilisieren [siehe Abbildung 3.5b].

Störend, aber nicht unbedingt einer Herstellung von Nanolinien entgegenstehend,

sind Überhänge im oberen Bereich des Fotolacks nach der Entwicklung. Diese entstehen

entweder durch stehende Wellen während des Belichtungsprozesses (Intensitätsminimum

an der Lackoberfläche) oder durch den sogenannten surface-inhibition-layer-Effekt, bei

dem durch den Luftsauerstoff oder durch kurzwellige Strahlung (λ≈250 nm) mit einer

geringen Eindringtiefe von ca. 10 nm chemische Bindungen in den oberflächennahen

Kresolharzketten gebrochen werden und der Lack quervernetzt [Mic07a,Damm93].

3.2.2 Fotolack AZ MiR 701

Mit einem Auflösungsvermögen von 300...400 nm zählt der Fotolack AZ MiR 701 der

Firma Clariant zu den hochauflösenden Fotolacken. Im Gegensatz zu Fotolacken mit

geringerer Auflösung sind hochauflösende Lacke auf möglichst steile Flanken hin optimiert,

so dass selbst feinste Geometrien strukturtreu durch anisotrope Ätzprozesse erzeugt

(a)

≈100 nm

(b)

Abbildung 3.6: REM-Aufnahmen von Nanolinien, hergestellt mit einer AZ MiR 701-

Opferschicht

5RasterElektronenMikroskopie

Kapitel 3 Integrationstechniken

werden können. Der Fotolack AZ MiR 701 ist insbesondere für Trockenätzprozesse geeig-

net und bietet mit einem Erweichungspunkt über 130◦C eine hervorragende thermische

Stabilität ohne Abflachung der Lackkanten. Die Schichtdicke liegt bei einer Schleuder-

drehzahl von 4000 min−1und 5000 min−1bei ca. 920 nm bzw. ca. 800 nm [AZM05]. Der

Prozessablauf gestaltet sich wie beim Fotolack AZ 5214E, jedoch mit der Reduzierung der

pre-bake-Temperatur auf 90◦C und der Erweiterung um einen post-exposure-bake-Schritt

für 60 s bei 110◦C.

Bei der Herstellung von Nanolinien mit AZ MiR 701 als Opferschicht kommt es

aufgrund der bereits erwähnten Erwärmung während der Rückätzung im reaktiven

Ionenätzverfahren sowie der Opferschichtentfernung im O2-Plasma ebenfalls zu einer

mechanischen Belastung, so dass die Linien zerstört werden können. Verhindert werden

kann die Zerstörung durch eine zeitliche Staffelung der Ätzzeit. Für den Rückätzprozess

im reaktiven Ionenätzverfahren hat sich eine maximale Intervallzeit von einer Minute, für

den Lackveraschungsprozess im Plasmaätzprozess von 30 Sekunden bewährt.

Nanoskalige Linien, die mit Hilfe von AZ MiR 701 erzeugt wurden, sind in Abbildung 3.6

dargestellt.

3.2.3 Schutzlack Bectron

Der Isolationslack Bectron PL 4122-40 BLF FLZ ist ein alkyd-modifizierter Urethan-

Lack, der für die Drahtbeschichtung, aber auch für den Schutzüberzug von elektronischen

Komponenten entwickelt wurde. Er ist unter anderem resistent gegen korrosive Gase,

schwache Säuren, Öle und Glykole [Bec08].

Der Lack mit 40% Feststoffanteil benötigt 16 h bei Raumtemperatur oder 30 min

bei 80◦C, um vollständig zu trocknen. Die maximal zulässige Temperatur liegt laut

Herstellerangabe bei 134◦C. Somit ist der Lack für die Verwendung als Opferschicht auf

Kunststoffsubstraten geeignet.

Mit einer Dichte von 0,87 g/cm3und einer Viskosität von 80 kg(ms)−1lässt sich

der Lack im Tauch-, Sprüh- oder Schleuderbeschichtungsverfahren auf Oberflächen auf-

tragen. Durch Zugabe des Verdünners Bectron Thinner 239 kann die Fluidität gesteigert

werden [Bec08]. Im Rahmen dieser Arbeit wird der Schutzlack für 30 s bei 5000 min−1

aufgeschleudert. Die resultierende Schichtdicke wurde mit einem Tencor Alpha Step

ermittelt. Bei einem Mischungsverhältnis des Lacks mit dem Verdünner von 1:1 ergibt

sich eine Schichtdicke von 525 nm; bei einem Mischungsverhältnis von 2:3 wurde eine

Dicke von 490 nm ermittelt. Eine Reduktion des elektrischen Isolationswiderstandes

aufgrund dieser Verdünnung kann wegen des Einsatzes als elektrisch nicht beanspruchte

Opferschicht vernachlässigt werden [Diek08].

Da der Bectron-Schutzlack im Vergleich zu Fotolacken nicht photosensitiv ist, wird

ein Verfahren zur Erzeugung von steilen Strukturkanten benötigt. Unvermeidbar ist die

Durchführung einer Fotolithografie zur Strukturdefinition. Da der Schutzlack nur eine

mangelhafte Resistenz gegenüber Lösungsmitteln, die ebenfalls in Fotolack vorhanden

3.2 Materialien der Opferschichten

(a)

Überhang

(b)

Abbildung 3.7: REM-Aufnahmen von strukturiertem Bectron-Schutzlack. (a) Bectron-

Schutzlack nach Ätzung im RIE-Verfahren mit verbliebenem Fotolack,

(b) Strukturierter Bectron-Schutzlack nach Entfernung der Fotolackreste

durch Plasmaätzen im O2-Plasma

sind, aufweist, ist eine Schutzschicht auf dem Schutzlack notwendig. Im besonderen Maße

eignet sich eine dünne im PECVD-Verfahren bei niedrigen Temperaturen abgeschiedene

Siliziumdioxidschicht [vergleiche Abschnitt 3.3.1], so dass Schutzlack und Fotolack

voneinander getrennt sind. Vor der Strukturierung des Bectron-Lacks muss zunächst

die SiO2-Schicht geätzt werden. Hierzu werden die Prozessparameter aus Tabelle 3.1

verwendet. Im Sauerstoff-RIE-Plasma lassen sich daraufhin die Strukturen in den Schutz-

lack übertragen. Die entsprechenden Prozessparameter sind in Tabelle 3.2 aufgeführt.

In Abbildung 3.7a ist der Zustand des strukturierten Bectron-Schutzlacks nach dem

reaktiven Ionenätzen abgebildet. Die RIE-Ätzung erzeugt zwar senkrechte Flanken, die

Tabelle 3.1: Prozessparameter für die RIE-Ätzung von SiO2und Si3N4

Prozessparameter Siliziumdioxid (SiO2) Siliziumnitrid (Si3N4)

Gasfluss CHF310,5 sccm 10,5 sccm

Gasfluss O2— 10 sccm

Gasfluss Ar 21,5 sccm —

Druck 30 mTorr 35 mTorr

HF-Leistungsdichte 0,48 W/cm20,48 W/cm2

Temperatur 20◦C 20◦C

Elektrode Graphit Graphit

Ätzrate 25 nm/min (therm. Ox) 75 nm/min

30 nm/min (TEOS)

45 nm/min (PECVD-Oxid)

Kapitel 3 Integrationstechniken

Tabelle 3.2: Prozessparameter für die RIE-Ätzung von Bectron PL 4122-40-Schutzlack

Prozessparameter Wert

Gasfluss O220 sccm

Druck 30 mTorr

HF-Leistungsdichte 0,35 W/cm2

Elektrode Graphit

Ätzrate 95 nm/min

jedoch rau sind. Auf der Bectron-Schicht sind das Schutzoxid und Reste vom Fotolack

zu erkennen, die im folgenden Schritt entfernt werden müssen. Hierzu eignet sich die

Veraschung im Sauerstoffplasma nicht, da diese neben der Entfernung des Fotolacks einen

isotropen Abtrag des Schutzlacks bewirkt, so dass Überhänge des SiO2entstehen und die

senkrechten Flanken zerstört werden [siehe Abbildung 3.7b]. Die gezielte Verlängerung

des RIE-Prozesses der Bectron-Strukturierung entfernt die Fotolackschicht im gleichen

Maße und bewirkt eine nur minimale Unterätzung der SiO2-Maskierung. Gleichzeitig

stoppt der Ätzprozess auf der SiO2-Schicht, da das Sauerstoff-Plasma diese chemisch

nicht angreift.

Wird SiO2als Spacer-Material eingesetzt, kann die dünne Oxidschicht auf dem Schutzlack

verbleiben, da ihre Entfernung während des anistropen Rückätzens der Strukturschicht

möglich ist. Es ist lediglich zu beachten, dass ein freiliegendes Gate-Dielektrikum entweder

geschützt oder so dick ausgelegt ist, dass eine Überätzung unkritisch ist. Nach der Entfer-

nung der Opferschicht aus Bectron-Schutzlack im O2-Plasma verbleiben Nanolinien. Diese

sind ebenso rau wie die Kanten der Opferschichtstrukturen und stehen nicht in jedem

(a) (b)

Abbildung 3.8: REM-Aufnahmen von Strukturen, die mit Bectron-Schutzlack hergestellt

wurden. (a) Nanolinie, hergestellt mit einer Bectron-Opferschicht und be-

dampft mit Aluminium, (b) Grabenstruktur

3.3 Prozesstechnik zum Kantenabscheideverfahren

Fall senkrecht auf dem Untergrund. Insbesondere bei der anschließenden Bedampfung

mit Metallen führt dies zu Abschattungseffekten und verhindert so eine strukturtreue

Übertragung der Nanolinie in einen nanoskaligen Graben. Die Abbildung 3.8a zeigt eine

typische Nanolinie nach der Bedampfung mit Aluminium. Es ist eine starke Neigung und

die sehr raue Struktur der Nanolinie zu erkennen. Wird die Nanolinie nach der Metallbe-

dampfung entfernt, so verbleibt ein Graben, der jedoch aufgrund des Abschattungseffekts

nicht reproduzierbar nanoskalig ist [siehe Abbildung 3.8b].

Aufgrund der notwendigen Strukturierung durch einen separaten Lithografieprozess

und der hierfür benötigten Schutzschicht aus SiO2ist die Prozesskomplexität relativ hoch.

Die Herstellung von nanoskaligen Strukturen ist möglich; die Wahl einer Opferschicht aus

Fotolack ist jedoch vorzuziehen.

3.3 Prozesstechnik zum Kantenabscheideverfahren

3.3.1 Siliziumdioxid-PECVD mit reduzierter Prozesstemperatur

Wird als Opferschicht ein temperaturempfindlicher Lack aus Abschnitt 3.2 eingesetzt,

so ist es erforderlich, die Strukturschicht bei einer Prozesstemperatur abzuscheiden,

die unter der kritischen Temperatur des Lacks liegt. Im besonderen Maße eignen sich

hierzu plasmaunterstützte CVD-Verfahren (PECVD), da die zur Gaszersetzung und

-reaktion nötige Aktivierungsenergie zu einem Teil aus dem hochfrequenten elektrischen

Wechselfeld stammt. Somit lässt sich die Depositionstemperatur reduzieren.

Eine Möglichkeit, Siliziumdioxid im PECVD-Verfahren abzuscheiden, ist die Reakti-

on von Silan (SiH4) mit Distickstoffmonooxid (N2O). Die benötigte Prozesstemperatur

beträgt hierbei typischerweise 250...350◦C; eine für Lacke nicht tolerierbare Temperatur.

Eine Reduktion der Temperatur führt unweigerlich zur Abnahme der Schichtqualität,

Konformität und Abscheiderate. Die fehlende thermische Energie begrenzt den Antrans-

port von Reaktionsedukten zur Oberfläche, den Abtransport von Reaktionsprodukten

von der Oberfläche und im besonderen Maße die Reaktionsgeschwindigkeit. Während

die verminderte Diffusion zur Senkung der Abscheiderate führt, bewirkt der einge-

schränkte Abtransport den verstärkten Einbau von Wasserstoff. Hierdurch resultiert

eine reduzierte elektrische Schichtqualität, die beim Einsatz des SiO2als Strukturschicht

vernachlässigt werden kann. Die schlechtere Kantenbedeckung, die durch eine geringere

Molekularbewegung entsteht, kann durch eine angepasste Prozesszeit ausgeglichen werden.

Die Abscheidung wurde für eine Prozesstemperatur von 100◦

C optimiert6. Dieser

Temperaturwert ist nicht nur verträglich für die Fotolackschichten, sondern kann auch

für die Abscheidung auf temperaturempfindlichen Substraten (z.B. Kunststofffolien)

verwendet werden. Die Homogenität der Abscheidung lässt sich durch Anpassen der

Prozessparameter Gasfluss, Druck und Hochfrequenzleistung so optimieren, dass sie im

6Das abgeschiedene Siliziumoxid wird aufgrund der geringen Prozesstemperatur auch als LTO

(Low Temperature Oxide) bezeichnet.

Kapitel 3 Integrationstechniken

Tabelle 3.3: Prozessparameter für die Abscheidung von SiO2im PECVD-Verfahren bei

reduzierter thermischer Belastung

Prozessparameter Wert

Gasfluss SiH43,4 sccm

Gasfluss N2O 10,2 sccm

Druck 350 mTorr

HF-Leistungsdichte 0,06 W/cm2

Elektrodentemperatur 100◦C

Abscheiderate ca. 10 nm/min

Konformität ca. 0,4

Bereich von ca. 3% liegt. Die Konformität, also das Verhältnis der lateralen Abscheiderate

zur vertikalen Abscheiderate, beträgt unter diesen Prozessbedingungen kSS ≈0,4 und

wurde aus REM-, AFM- und Ellipsometrieuntersuchungen ermittelt. Die Kantenbe-

deckung ist aufgrund der eingeschränkten Molekularbewegung im Reaktor geringer

als bei herkömmlichen PECVD- oder gar LPCVD-Schichten [ND00]. Sie kann bei der

Verwendung eines anisotropen, senkrechten RIE-Rückätzprozesses jedoch toleriert werden.

Die Prozessparameter der Siliziumdioxid-Abscheidung sind in Tabelle 3.3 aufgeführt.

3.3.2 Verfahren zur selektiven Entfernung des Nanospacers

RIE-Verfahren mit angewinkelter Elektrodenkonfiguration

Sollen die Nanolinien zur Herstellung von Gräben gemäß Abbildung 3.2 aus den

Zwischenräumen entfernt werden, kann die Entfernung durch eine Ätzung in einem

Trockenätzverfahren geschehen. Besonders eignet sich hierzu das RIE-Verfahren, da es

einen richtungsabhängigen und physikalischen Ätzabtrag ermöglicht. Die Bedampfung

der Nanolinien mit Metallen führt entgegen der idealen Annahme des ausschließlich

senkrechten Auftreffens der Metallatome auf die Probenoberfläche zu einer minimalen

Kantenbedeckung. Die seitliche Oberfläche der Nanolinie liegt somit nicht frei und

kann im Plasmaätzverfahren nicht angriffen werden, ohne auch die Metallisierung in

hohem Grade zu schädigen. Durch den teilweise physikalischen Ätzabtrag des reaktiven

Ionenätzens kann diese Kantenbedeckung jedoch abgesputtert werden, so dass die dar-

aufhin zugänglichen Linien sowohl chemisch als auch physikalisch entfernt werden können.

Idealerweise sollte sich die Probenoberfläche während des Ätzvorgangs in einem

Winkel von 45...90◦zur Bewegungsrichtung der Ionen im Plasma befinden. Dieser Winkel

ist anlagenbedingt nicht möglich. Mittels eines geeigneten Elektrodenaufsatzes wird die

Ätzung unter einem Winkel von 7◦durchgeführt. Da sich unterhalb der Metallisierung,

je nach Transistoraufbau, das Gate-Dielektrikum befindet, muss der Ätzprozess entweder

zeitgesteuert oder durch eine geeignete Materialwahl (Ätzstoppschicht) beendet werden.

3.3 Prozesstechnik zum Kantenabscheideverfahren

Abbildung 3.9: REM-Aufnahme eines nanoskaligen Zwischenraumes, hergestellt im RIE-

Verfahren. Die Nanolinie wurde an einer Bectron-Schutzlack-Opferschicht

hergestellt und im CHF3/Ar-Plasma mit angewinkelter Elektrodenkonfi-

guration entfernt. Die Breite des Zwischenraums beträgt ca. 90 nm.

Durch den Kohlenstoffanteil im Reaktor und im Ätzgas Trifluormethan (CHF3)

entstehen Polymerablagerungen, die durch den Abschattungseffekt an den Nanolinien

nicht hinreichend durch die Argon-Ionen-Bestrahlung entfernt werden können. Auch eine

Beimischung von Sauerstoff zur chemischen Verbrennung der Polymere ist unzureichend.

Es entsteht neben den nanoskaligen Zwischenräumen ein Wall aus Polymeren, wie er in

Abbildung 3.9 zu sehen ist.

Ultraschallunterstütze Nassätzung

Alternativ zum oben beschriebenen trockenen Verfahren lassen sich die Nanolinien eben-

falls durch nasschemische Prozesse aus den Zwischenräumen entfernen. Das eingesetzte

Ätzmedium muss eine ausreichend hohe Selektivität zur Metallisierung aufweisen. Für

die Ätzung von Nanolinien, hergestellt aus SiO2, eignen sich insbesondere Flusssäure-

haltige Lösungen. Gepufferte Flusssäure mit einem Mischungsverhältnis zwischen

Ammoniumfluorid (40% NH4F) und Flusssäure (49% HF) von 5: 1 ermöglicht bei einer

Aluminiummetallisierung eine Selektivität von 45 :1. Die Ätzrate für thermisch nicht ver-

dichtetes PECVD-SiO2beträgt ca. 490 nm/min, für Aluminium ca. 11 nm/min [WGW03].

Die Handhabung in Hinblick auf die Verwendung im Ultraschallbad ist äußerst kritisch.

Besser geeignet ist die sogenannte PadEtch-Ätzlösung, deren Selektivität bei gleicher

Materialkombination bei 84:1 liegt. Diese Ätzlösung besteht aus 13% NH4F, 32%

Essigsäure (CH3COOH) und 6% Propylenglykol zur Senkung der Oberflächenspannung.

Die PadEtch-Lösung wurde von der Firma Ashland speziell für die Ätzung der Öff-

nungen in Passivierungsoxid zu den Kontaktpads aus Aluminium entwickelt. Durch die

höhere Selektivität werden die Kontaktpads nur gering angegriffen. Die Ätzraten für

Siliziumdioxid und Aluminium betragen 160nm/min bzw. 1,9 nm/min [WGW03].

Kapitel 3 Integrationstechniken

Doppellinie

45 nm

(a)

freiliegendes Dielektrikum

„ausgehöhlte” Linie

(b)

Abbildung 3.10: REM-Aufnahmen von Nanolinien, bedampft mit Aluminium und mit Ul-

traschallunterstützung geätzt. (a) Doppellinie, (b) im Inneren freigeätzte

Linie bei geringer metallischer Kantenbedeckung

Wie bereits im Abschnitt 3.3.2 erwähnt, tritt während der Metallisierung durch

Aufdampfen eine geringe Kantenbedeckung der Nanolinien auf. Metallisches Material

auf den Flanken der Nanolinien lässt sich aufgrund der endlichen Selektivität des

nasschemischen Ätzprozesses entfernen. In gleicher Weise wird auch die restliche Me-

tallisierung angegriffen. Das Resultat ist eine Veränderung der Aluminiumschicht, die

je nach Standzeit der Ätzlösung von einer Aufrauung bis zur großflächigen Entfernung

reicht. Daher ist es von Vorteil, den Entfernungsprozess durch Ultraschallwellen zu

beschleunigen. Durch die Energie der Schallwellen werden die instabilen Nanolinien leicht

abgebrochen, so dass das SiO2im Zwischenraum freiliegt. Sobald das Siliziumdioxid den

Ätzchemikalien ausgesetzt ist, werden die Zwischenräume freigeätzt. Brechen die Linien

zu hoch ab, entstehen jedoch Doppellinien aus Metall. Die Abbildung 3.10a zeigt eine

solche Doppellinie aus Aluminium. Ein Auffüllen solcher Gräben mit Nanopartikeln ist

nicht möglich. Ist die Kantenbedeckung mit Metall sehr gering, so wird die Nanolinie in

ihrem Inneren freigeätzt, bevor die Linien abbrechen [siehe Abbildung 3.10b].

Ein Ätzstopp erfolgt wieder entweder zeitgesteuert oder über die Wahl des Materi-

als. Da die Ätzrate für Siliziumdioxid zu hoch ist, scheidet dieses als Dielektrikum unter

einem Graben aus. Siliziumnitrid ist hingegen als Ätzstopp geeignet, da PadEtch Si3N4

lediglich mit einer Ätzrate von ca. 0,4 nm/min abträgt [WGW03]. Sollen organische

Dielektrika eingesetzt werden, ist zu beachten, dass diese in ausreichendem Maße resistent

gegen die in der Ätzlösung dissoziierte Flusssäure sind. Alternativ können organische

Dielektrika mit einer Passivierung beschichtet werden.

Da trotz der hohen Selektivität das Metall angegriffen wird, sind Prozesszeiten im

Bereich von 0,5...3 min zu wählen. Die Abbildung 3.11 zeigt die REM-Aufnahme einer

Grabenstruktur nach einer Ätzzeit von 3 Minuten. Im oberen Teil des Bildes ist eine

3.3 Prozesstechnik zum Kantenabscheideverfahren

Doppellinie

Abbildung 3.11: REM-Aufnahme eines nanoskaligen Zwischenraumes, freigeätzt in

PadEtch-Lösung mit Ultraschallunterstützung

Doppellinie im Bereich der Nanolinienkrümmung zu sehen. In diesem Bereich stabilisiert

sich die Nanolinie so stark, dass ein Abbrechen durch die Ultraschalleinwirkung nicht

möglich ist. Im mittleren Bereich des Bildes ist der Nanozwischenraum zu erkennen.

Rein mechanische Entfernung im Ultraschallbad

Da trotz des nur geringen Flusssäure-Anteils in der PadEtch-Lösung [vergleiche Ab-

schnitt 3.3.2] die Metallisierung angegriffen wird, sollte auf die Ätzlösung verzichtet

werden. Die Linien lassen sich rein mechanisch im Ultraschallbad mit Wasser als kraft-

übertragendes Medium entfernen. Durch die fehlende chemische Komponente während

des Vorgangs erhöht sich die Prozesszeit auf ca. 20...30 Minuten. Eine zu lange Prozesszeit

führt allerdings zum Ablösen der Metallschicht. Dieser Effekt ist bei Aluminium weniger

stark ausgeprägt als bei schlecht haftenden Metallen, z.B. Gold. Vorteil dieses rein

Nanolinienreste

(a)

≈50 nm

(b)

Abbildung 3.12: REM-Aufnahmen von nanoskaligen Zwischenräumen zwischen Aluminiu-

melektroden

Kapitel 3 Integrationstechniken

mechanischen Verfahrens ist, dass Doppellinien vermieden werden können; in Krüm-

mungen sind die Nanolinien jedoch derart stabil, dass sie nur sehr schwierig durch die

Ultraschallbehandlung zu brechen sind.

Um die Maskierschicht auch aus den Grabenzwischenräumen zu entfernen, bietet sich, je

nach Untergrund, ein zeitgesteuerter oder durch eine Ätzstoppschicht beendeter Prozess

im reaktiven Ionenätzverfahren an. Eine Schädigung des späteren Gate-Dielektrikums ist

möglich.

Die Abbildung 3.12 zeigt als typisches Ergebnis einen nanoskaligen Zwischenraum

mit einer Breite von ca. 50nm zwischen Aluminium-Kontaktflächen. Die weißen Rückstän-

de oben in Abbildung 3.12a und links oben in Abbildung 3.12b sind Lackrückstände aus

der Plasmaveraschung der Opferschicht (Fotolack AZ MiR 701). Diese sind elektrisch nicht

störend und lösen sich unter Einfluss des Ultraschalls teilsweise ab. In Abbildung 3.12a

sind zusätzlich Reste der Nanolinien in Bereichen starker Linienkrümmung zu erkennen.

Die Linienreste sind nicht tolerabel, da sie durch die Metallbedeckung die Elektroden

kurzschließen.

3.4 Abscheidung von Nanopartikeln

3.4.1 Herstellung nanopartikulärer Schichten

Schichten aus Nanopartikeln können durch direkte Abscheidung aus der Gasphase

oder durch Tauch-, Sprüh oder Schleuderbeschichtung von Dispersionen erzeugt wer-

den [BGD+07,JPCK09,SAW04,WDH09,VK91]. Dabei ist die Abscheidung aus der Disper-

sion der Gasphasenabscheidung vorzuziehen, da Synthese und Applikation der Nanopar-

tikel räumlich und zeitlich getrennt werden können. Insbesondere die Schleuderbeschich-

tung zeichnet sich durch eine einfache Prozessführung und reproduzierbare Ergebnisse

aus. Daher werden im Rahmen dieser Arbeit Nanopartikelschichten ausschließlich durch

Spin-Coating hergestellt. Der Prozess gliedert sich in:

•gegebenenfalls Verdünnung der Dispersion;

•gegebenenfalls Zugabe von Additiven;

•Redispergierung im Ultraschallbad;

•Schleuderbeschichtung (Spin-Coating);

•Soft-bake zur Verdampfung des Dispersionmittels;

•Hard-bake zum Ausheilen von Störstellen bzw. zur Sinterung.

Eine optimale Schicht ist makroskopisch durch Homogenität und einen hohen Bedeckungs-

grad gekennzeichnet. Mikroskopisch sollte sie flächendeckend aus Einzelpartikeln bestehen.

Der Eintrag von mechanischer Energie in die Dispersion in Form von Ultraschall-

wellen ist vor der Abscheidung notwendig, um Agglomerate aufzubrechen und eine

homogene Suspension zu erhalten. Eine Prozesszeit von 10...30Minuten im handels-

3.4 Abscheidung von Nanopartikeln

Tabelle 3.4: Standardparameterübersicht zur Herstellung von Nanopartikelschichten

Parameter Silizium Zinkoxid

Dispersionsvolumen 1 ml 1 ml

Feststoffanteil 6,25 Gew.-% 17,5 Gew.-%

Low-spin 800 min−1800 min−1

High-spin 30 s@2000 min−130 s@2000 min−1

Soft-bake 300 s@100◦

C 300 s@110◦

Schichtdicke ca. 400 nm ca. 300 nm

Farbe bräunlich transparent

üblichen Ultraschallbad ist ausreichend, um die Dispersion zu homogenisieren und

Verbindungen zwischen großen Agglomeraten aufzubrechen [CLN+09]. Dabei führt eine

Verdünnung der Dispersion mit dem Dispersionsmedium zu einem geringeren Feststoffan-

teil und damit zu einer dünneren Schicht.

Die Schleuderbeschichtung definiert über die Rotationsgeschwindigkeit die Schicht-

dicke. Das Volumen der applizierten Dispersion ist dabei nicht ausschlaggebend, da

überschüssiges Material abgeschleudert wird. Die Nanopartikeldispersion mit einem

Volumen von 0,5...2ml wird während einer Low-spin-Phase (LS) bei 800 min−1aufge-

tragen. In einer anschließenden High-spin-Phase (HS) bei einer Drehzahl im Bereich

von 1000...3000 min−1wird die Dispersion zu einer dünnen Schicht verteilt. Typische

Standardparameter der Schleuderbeschichtung sind in Tabelle 3.4 aufgeführt.

Zinkoxid-Nanopartikelschichten sind transparent, sofern die nanokristalline Struktur

erhalten bleibt. Im Rasterelektronenmikroskop [siehe Abbildung 3.13a] sind Partikelag-

(a)

0µm

×10−8m

0µm0,0

1,0

2,0

3,0

4,0

5,0

2µm

(b)

Abbildung 3.13: ZnO-Nanopartikelschicht; 35Gew.-% ZnO in Wasser, ohne Additive. (a)

REM-Aufnahme vom Schichtrand, (b) AFM (non-contact-mode)

Kapitel 3 Integrationstechniken

(a)

0µm3µm

0,5

1,0

×10−7m

0µm

3µm

0,0

1,5

(b)

Abbildung 3.14: Silizium-Nanopartikelschicht; 6,25Gew.-% Si in Ethanol, ohne Additive.

(a) REM-Aufnahme einer Nanopartikelschicht über einer Messstruktur,

(b) AFM (non-contact-mode)

glomerate mit einer Größe von ca. 30...150 nm zu erkennen. Es liegen demnach sowohl

Agglomerate nach [Deg06] als auch Einzelpartikel vor. Auch die Analyse im Rasterkraft-

mikroskop mit höherer Auflösung zeigt sowohl Agglomerate als auch Einzelpartikel [siehe

Abbildung 3.13b]. Die RMS-Oberflächenrauheit beträgt Sq≈11,8 nm.

Silizium-Nanopartikelschichten zeigen sich als bräunlich-graue Schicht. Das Auftre-

ten von Primärpartikeln nach der Abscheidung ist weder im REM noch im AFM

zu beobachten [siehe Abbildung 3.14]. Jedoch lassen sich im Rasterkraftmikroskop

Agglomerate mit Größen von 60...90 nm darstellen. Diese Größen entsprechen den

Angaben des Herstellers, die nach der initialen Dispergierung gewonnen wurden. Die

Oberflächenrauheit beträgt Sq≈20,2 nm.

Dispersionzusätze

In der Literatur wird im Zusammenhang mit der Integration von Nanopartikeltransistoren

eine Verbesserung der Transistoreigenschaften durch die Zugabe von Dispergieradditiven

berichtet [OMNH08, BNMH09]. Diese reduzieren die Grenzflächenrauheit und erhöhen

so die Ladungsträgerbeweglichkeit durch Reduzierung der Ladungsträgerstreuung. Daher

wurden verschiedene Additive hinsichtlich ihrer Eignung zur Filmherstellung untersucht.

Polyoxyalkenalkylether (NCW-1001)

Polyoxyalkenalkylether ist ein nicht-ionisches Oberflächentensid, welches für die Reini-

gung von Waferoberflächen und Platinen eingesetzt wird. Es wird unter dem Produkt-

namen NCW-1001 von der Firma Wako Chemicals GmbH als 30%ige wässrige Lösung

vertrieben [NCW04]. Polyoxyalkenalkylether ist eine transparente, farb- und geruchlose

Flüssigkeit mit einer Dichte von = 1,024 g/cm3und einem Molekulargewicht von ca.

2300g/mol [NCW04,YSS07]. Der Siedepunkt beträgt Tbp = 100◦

C. Das Tensid NCW-1001

ist vollständig in Wasser löslich und pH-neutral (pH-Wert 7). In seiner ursprünglichen Ver-

3.4 Abscheidung von Nanopartikeln

wendung dient es als Reinigungsmittel, um die Grenzflächenspannung zwischen Wasser und

der Oberflächenverunreinigung zu senken und somit den Übergang des Schmutzpartikels

oder -moleküls in das Lösungsmittel zu erleichtern. Da es sich um ein nichtionisches Mole-

kül handelt und damit keine Ionen abgespalten werden, ist NCW-1001 besonders für den

Einsatz an elektrisch funktionellen Schichten geeignet.

Als Dispersionszusatz wird es an kollodialem Zinkoxid untersucht. Durch Schleuderbe-

schichtung (HS: 30 s@2000 min−1,Soft-bake: 300 s@120◦

C) eines Si-Substrats mit 0,9 ml

Dispersion (5:4 ZnO-Dispersion:NCW-1001) entsteht eine weiße Schicht mit wenigen

unbedeckten Stellen am Rand des Wafers. Die Schicht ist an bedeckten Stellen sehr un-

gleichmäßig und zeigt bei Lichteinfall farbliche Reflexionen.

Propylenglycol

Überwiegend als Kotensid in Kosmetika und Arzneimitteln eingesetzt, wird Propylengly-

col (1,2-Propandiol) auch als Netzmittel in Ätzlösungen der Halbleiterprozesstechnologie

eingesetzt. Propylenglycol ist eine farblose, hygroskopische, leicht viskose Flüssigkeit und

nahezu geruchlos [Pro09]. Die Dichte wird mit = 1,04 g/cm3bei einer molaren Masse

76,09 g/mol angegeben [O’Ne06]. Der Siedepunkt liegt bei ca. Tbp = 187◦

C, jedoch ist die

Verbindung bereits ab Temperaturen von 150◦

C oxidationsempfindlich. Es ist mit Wasser

und organischen Lösungsmitteln mischbar [O’Ne06,Lide09].

Propylenglycol wurde lediglich an ZnO-Dispersionen getestet (HS: 30 s@2000 min−1,

Soft-bake: 120 s@120◦

C). Die Zugabe von 2 Teilen 1,2-Propandiol auf 1 Teil ZnO-

Dispersion bewirkt jedoch eine starke Reagglomeration während des Beschichtungsvor-

gangs. Wie in Abbildung 3.15a zu erkennen ist, lagert sich das ZnO in untypischer bräun-

licher Form auf der Oberfläche ab, wobei eine poröse Schicht ausgebildet wird. Makrosko-

pisch erscheinen die erzeugten Schichten weiß. Selbst bei äußerst geringer Zumengung von

Propylenglycol (0,04Gew.-%) tritt bereits eine Reagglomeration mit geringerer Ausprä-

gung auf [siehe Abbildung 3.15b].

(a)

0µm5µm

0,2

0,4

0,6

0,8

1,0

1,2

1,4

×10−7m

0µm

5µm

0,0

1,6

1,8

2,0

(b)

Abbildung 3.15: Zinkoxid-Nanopartikelschicht, hergestellt mit Zusatz von Propylenglycol.

(a) Lichtmikroskop (20-fache Vergrößerung), Mischungsverhältnis: 1: 2,

(b) AFM (non-contact-mode), 0,04Gew.-% Propylenglycol

Kapitel 3 Integrationstechniken

Tego Dispers 750W

Tego Dispers 750W wird als Netz- und Dispergieradditiv für wässrige Formulierungen

von der Firma Evonik Tego Chemie GmbH hergestellt und vertrieben. Es dient zur

Herstellung von stabilen, dispersen Pigmentkonzentraten mit Anwendungen in Farben

und Lacken und ist sowohl für organische als auch anorganische Pigmente geeignet.

Das Additiv beinhaltet 40% des Wirkstoffs, gelöst in Wasser. Die Dichte wird mit

= 1,075 g/cm3und der pH-Wert mit 6,5 angegeben. Löslichkeit ist in Wasser, Ethanol,

Isopropanol und weiteren organischen Lösungsmitteln gegeben. Chemisch handelt es

sich bei Tego Dispers 750W um ein organisch modifiziertes Polymer mit pigmentaffinen

Gruppen [Teg07a, Teg09a]. Laut Herstellerempfehlung soll das Additiv vor der Disper-

gierung zugemischt werden. Da die initiale Dispergierung extern durchgeführt wurde,

ist Tego Dispers 750W unmittelbar vor der Redispergierung der Suspension hinzuzufügen.

Das Spin-Coating von Dispersionen (HS: 30 s@2000 min−1,Soft-bake: 120 s@110◦

mit einer Beimischung des Dispergieradditivs von 10 Gew.-% erzeugt im Falle von

Silizium bräunliche Schichten mit Schlierenbildung und im Falle von ZnO weiße Schichten

mit einer guten Oberflächenbedeckung. Die weiße Farbe der ZnO-Schicht deutet auf

relativ große Kristalldomänen hin. Untersuchungen im Rasterelektronenmikroskop

bestätigen diese Vermutung [siehe Abbildung 3.17a]. Es zeigt sich die Bildung einer

mikroporösen Schicht mit einem großen Hohlraumvolumenanteil. Diese Porosität ist bei

Silizium-Nanopartikeln zwar nicht nachzuweisen, jedoch scheinen die Nanopartikel in

eine Matrix aus Tego Dispers 750W eingebettet zu sein [siehe Abbildung 3.16a]. Einzelne

Partikelagglomerate sind als helle Punkte an Erhebungen zu erkennen. Die Matrixbildung

wird mit dem niedrigen Feststoffanteil der applizierten Si-Dispersion gegenüber der

ZnO-Dispersion begründet. Vorteilhaft ist jedoch der hohe Bedeckungsgrad und die

gleichmäßige Verteilung der Nanopartikelsuspension trotz geringen Feststoffanteils.

Werden die Topographien der Nanopartikelschichten im Rasterkraftmikroskop dargestellt,

(a)

0µm9,8µm

0,2

0,4

0,6

0,8

1,0

1,2

1,4

×10−7m

0µm

9,8µm

0,0

1,6

1,8

2,0

(b)

Abbildung 3.16: Silizium-Nanopartikelschicht, hergestellt mit Zusatz des Dispergieraddi-

tivs Tego Dispers 750W ; 0,1Gew.-% Silizium-Nanopartikel, 10 Gew.-%

Tego Dispers 750W . (a) REM, (b) AFM (non-contact-mode)

3.4 Abscheidung von Nanopartikeln

(a)

0µm

×10−7m

0µm0,0

0,5

1,0

1,5

2,0

2,5

2µm

Agglomeratdomäne

2µm

(b)

Abbildung 3.17: Zinkoxid-Nanopartikelschicht, hergestellt mit Zusatz des Dispergieraddi-

tivs Tego Dispers 750W ; 34Gew.-% Zinkoxid-Nanopartikel, 10 Gew.-%

Tego Dispers 750W . (a) REM, (b) AFM (non-contact-mode)

so ergibt sich für Silizium ein ähnliches Bild. In Abbildung 3.16b ist die Additivmatrix

mit den eingebetteten Nanopartikeln erkennbar. Die Oberflächenrauheit ergibt einen

Wert von Sq≈38,1 nm für Silizium und Sq≈39,9 nm für Zinkoxid. Die Zinkoxid-AFM-

Topographie ist durch Einzelpartikel mit Durchmessern von 35...55 nm als Primärstruktur

und durch die bereits im REM beobachteten Agglomeratdomänen mit typischen Abmes-

sungen von 500 nm...1µm als Sekundärstruktur gekennzeichnet [siehe Abbildung 3.17b].

Die Domänengrenzen sind in der Abbildung angedeutet.

Tego Wet 280

Im Gegensatz zu einem Dispergieradditiv, welches die Dispersion stabilisiert, ist

Tego Wet 280 der Firma Evonik Tego Chemie GmbH ein Substratnetzadditiv, des-

sen Aufgabe es ist, gleichmäßige und ganzflächige Beschichtungen zu erzeugen. Sein

ursprünglicher Anwendungsbereich ist die Verbesserung von Automobil-, Industrie-, Holz-

und Bautenschutzlacken. Das Additiv ist ein konzentriertes Polyethersiloxan-Copolymer

(Wirkstoffgehalt 100%) und für wässrige Lösungen geeignet. Die Löslichkeit in Ethanol,

Isopropanol und weiteren organischen Lösungsmitteln ist gut. Die Löslichkeit in Wasser

wird mit >100 g/l angegeben. Tego Wet 280 ist eine gelbliche Flüssigkeit mit einer

Viskosität von ca. 50 mPas. Seine Dichte beträgt = 1,006...1,033 g/cm3[Teg07b,Teg09b].

Der Siedepunkt ist unbekannt.

Die Beimischung von 10 Gew.-% Tego Wet 280 zur Zinkoxid-Nanopartikeldispersion

(34 Gew.-%) führt zu gut bedeckenden Schichten durch Spin-Coating (HS:

30 s@2000 min−1,Soft-bake: 120 s@110◦

C). Der Zinkoxidfilm besitzt eine weiße Far-

be. Wie durch die Analyse im Rasterelektronenmikroskop ersichtlich wird [siehe

Abbildung 3.18a], handelt es sich bei der hergestellten Schicht um poröses Material

vergleichbar mit Tego Dispers 750W als Additiv. Eine feine Primärstruktur im REM ist

nicht zu erkennen. Vielmehr besteht die Schicht aus einer gleichmäßigen, aber porösen

Kapitel 3 Integrationstechniken

(a)

0µm3µm

0,5

1,0

×10−7m

0µm

3µm

0,0

1,5

2,0

2,5

(b)

Abbildung 3.18: Zinkoxid-Nanopartikelschicht, hergestellt mit Zusatz des Substratnetz-

additivs Tego Wet 280; 34 Gew.-% Zinkoxid-Nanopartikel, 10Gew.-%

Tego Wet 280. (a) REM, (b) AFM (non-contact-mode)

Matrix. Die Topographiedarstellung im Rasterkraftmikroskop in Abbildung 3.18b zeigt,

dass keine Primärpartikel an der Oberfläche vorhanden sind. Die Nanopartikel bilden

zwar Agglomerate mit Durchmessern von über 1 µm, jedoch sind die Nanopartikel

vollständig in der Tego Wet 280-Matrix eingebettet. Die RMS-Rauheit der Oberfläche

beträgt Sq≈54,3 nm.

Das Additiv wurde nicht in Silizium-Nanopartikeldispersionen untersucht.

Zusammenfassung

Eine Übersicht über die untersuchten Additive mit den wichtigsten Eigenschaften ist in

Tabelle 3.5 dargestellt. Zusammenfassend ist festzustellen, dass pure Nanopartikeldisper-

sionen gute Ergebnisse erzeugen. Der Zusatz von NCW-1001 und Propylenglycol führt zu

einer Schichtqualität, die für die Integration von Feldeffekttransistoren unzureichend ist.

Tego Dispers 750W und Tego Wet 280 steigern zwar den Bedeckungsgrad, jedoch wird

dieser Vorteil durch Einbußen bezüglich der Reagglomeration und der Schichtporosität

erkauft.

Soft-bake und Einfluss des Hard-bake-Schritts

Nach der Schleuderbeschichtung werden die Schichten einem Soft-bake-Schritt auf der

Hot-plate für fünf Minuten unterzogen, der dazu dient, das Dispersionsmittel und die

Additive zu verdampfen. Soft-bake-Temperaturen von 100◦

C für das Dispergiermittel

Ethanol (Siedepunkt Tbp = 78◦

C) bzw. von 110◦

C für Wasser (Tbp = 100◦

C) sind

ausreichend, um das Lösungsmittel zu entfernen. Eventuell verbleibende Dispergiermittel

beeinflussen die elektrischen Eigenschaften der Schichten nur in geringem Maße. Wie

an Einzelpartikeltransistoren mit Silizium-Nanopartikeln in Abschnitt 4.2.1 gezeigt wird,

sind Additivreste dahingehend in der Lage, das elektrische Verhalten wesentlich zu

verändern.

3.4 Abscheidung von Nanopartikeln

Tabelle 3.5: Übersicht der Eigenschaften von Nanopartikelschichten in Abhängigkeit vom

verwendeten Additiv

Eigenschaft

Silizium

Silizium:

Tego Dispers

Zinkoxid

Zinkoxid:

NCW-1001

Zinkoxid:

Propylenglycol

Zinkoxid:

Tego Dispers

Zinkoxid:

Tego Wet

Makro-Bedeckung + ++ + ◦ ◦ ++ ++

Mikro-Bedeckung + ++ ++ − − ++ ++

Porosität + + ++ × ◦ ◦ ◦

Reagglomeration + + ++ × ◦ − −−

Primärpartikel + ◦+× ◦ ◦ −

RMS-Rauheit Sq20,2 nm 12,9 nm 11,8 nm ×28,7 nm 34,6 nm 40,0 nm

++ = sehr gut, + = gut, ◦= ausreichend, −= mangelhaft, −− = unzureichend, ×= nicht

untersucht

Die möglichen Restmengen des Dispergiermediums und etwaiger Zusätze wird im

folgenden Hard-bake-Prozess unter definierter Atmosphäre durch Verdampfung bzw.

Verbrennung reduziert. Die Hard-bake-Temperatur liegt zwischen 200◦

C und 800◦

C, auf

jeden Fall aber so niedrig, dass weder das Substrat noch andere Materialien zerstört

werden. Ziele des Hard-bake-Prozesses sind neben der erwähnten Fremdstoffentfernung

die Ausheilung von Störstellen innerhalb der Nanokristalle und eine Versinterung von

Einzelagglomeraten zu größeren Kristalliten [WDH09,STW+08,WH10b].

In Silizium-Nanopartikeln wird die minimale Temperatur zur Versinterung mit

700◦

C angegeben [STW+08]. Diese Temperaturen sind zwar für die Prozessierung

auf Silizium-Substratträgern zulässig, jedoch nicht für Glas- oder gar Foliensubstrate. Für

Temperaturen unterhalb dieser Grenze kann eine Ausheilung von Störstellen beobachtet

werden [vergleiche Abschnitt 1.2.3], welche ebenfalls zur Verbesserung der elektrischen

Eigenschaften der Schicht beiträgt [WDH09].

Die Versinterung von ZnO-Nanopartikeln findet bereits ab Temperaturen von ca. 350◦

statt. Die Abbildung 3.19 zeigt die Oberflächen der ZnO-Nanopartikelschichten in

Abhängigkeit von der Annealing-Temperatur Ta. Es ist zu erkennen, dass mit steigender

Temperatur die Kristalle zunehmend zusammenwachsen. Insbesondere bei Ta≥600◦

nimmt die kristalline Ordnung zu. Somit wird durch die geringere Korngrenzendichte die

Ladungsträgerbeweglichkeit vergrößert. Das Annealing wird in Sauerstoff-Atmosphäre

durchgeführt, um mögliche Sauerstoff-Leerstellen im Kristall während der Temperung

zu besetzen. Sauerstoff-Fehlstellen erzeugen im Allgemeinen tiefe Zustände in der Band-

Kapitel 3 Integrationstechniken

(a): 20◦

C; Sq≈11,8nm (b): 400◦

C; Sq≈13,6nm

(c): 600◦

C; Sq≈15,4nm (d): 800◦

C; Sq≈28,7nm

Abbildung 3.19: REM-Aufnahmen und RMS-Rauheiten von ZnO-Nanopartikelschichten

nach dem Hard-bake-Prozess (2h in O2-Atmosphäre)

lücke des ZnO [SV70, VWS+96, CGL01, LFJ01]. Die Besetzung mit Sauerstoff-Atomen

bewirkt eine niedrigere Ladungsträgerkonzentration im ZnO und einen geringen Strom

im Sperrbereich der Transistoren [LJJ+08]. Zusätzlich kann eine geringe Erhöhung der

effektiven Ladungsträgerbeweglichkeit durch Reduktion der Dichte tiefer Störstellenzu-

stände erreicht werden [IPG+05]. Die letztgenannten Effekte tragen zu einer besseren

Strommodulation bei.

3.4.2 Abscheidung von Einzelpartikeln

Für die Integration von Einzelpartikeltransistoren in der Inverted Coplanar- oder

Noninverted Staggered-Architektur (Nanograben-Transistor) ist es nicht zwingend erfor-

derlich, Schichten aus Nanopartikeln abzuscheiden. Einerseits tritt beim Spin-Coating-

Schritt eine starke Wechselwirkung (Reagglomeration) zwischen den Nanopartikeln auf,

da das stabilisierende Dispersionsmedium entfernt wird; andererseits wird eine REM-

oder AFM-Analyse der Partikelabscheidung in den Nanogräben durch Überdeckung des

Grabens mit der Nanopartikelschicht verhindert.

3.4 Abscheidung von Nanopartikeln

0 µm 8.1 µm

(a): 0,1 Gew.-%

0 µm 8.1 µm

(b): 0,049 Gew.-%

0 µm 8.1 µm

(c): 0,014Gew.-%

Abbildung 3.20: AFM-Topographie (non-contact-mode) von Silizium-Nanopartikeln, ab-

geschieden aus verschieden stark verdünnten Dispersionen. Der maximale

Höhenunterschied (z-Achse) beträgt 130nm (schwarz →weiß).

Die Schleuderbeschichtung von stark verdünnten Dispersionen ermöglicht die Ab-

scheidung einzelner Agglomerate bzw. Partikel mit einstellbarer Flächendichte. Als

Verdünnungsmittel wird je nach Partikelmaterial Ethanol oder Wasser verwendet, um

die Potenziale im dispersen System nicht zu beeinflussen und die Stabilität zu erhalten.

AFM-Topographien einer Verdünnungsreihe von Si-Dispersionen mit Ethanol sind in

Abbildung 3.20 dargestellt. Aus den Topographien kann der Bedeckungsgrad Γermittelt

werden. Dieser ist in Abbildung 3.21 über dem Massenanteil ξder Silizium-Partikel

ξin Gew.-%

0,00 0,02 0,04 0,06 0,08 0,10

0,00

0,25

0,50

0,75

1,00

0,0

2,5

5,0

7,5

Bedeckung ohne Zusätze

Flächendichte ohne Zusätze

Bedeckung mit Tego Dispers

Nin 108cm−2

Abbildung 3.21: Abhängigkeit des Bedeckungsgrades und der Flächendichte vom Massen-

anteil der dispergierten Nanopartikel

Kapitel 3 Integrationstechniken

aufgetragen. Der allgemeine Zusammenhang zwischen dem Bedeckungsgrad und dem

Massenanteil ist durch

Γ=a·exp (−bξ) + k(3.1)

gegeben, wobei a,bund kKonstanten für die jeweilige Dispersion sind. Wird die

Partikelflächendichte Nder Nanopartikelagglomerate betrachtet, so gilt, dass je höher

der Massenanteil in der Dispersion ist, desto größer ist N. In erster Näherung istN

proportional zu Γ. Da die sehr starke Verdünnung eine Störung der Dispersionstabilität

bewirkt, tritt eine Vergrößerung der Agglomeratdurchmesser auf, so dass die Flächendich-

te in Abhängigkeit von der Massenkonzentration den abgebildeten Verlauf annimmt.

Der Zusatz eines Dispergieradditivs in Form von Tego Dispers 750W ändert nicht das

qualitative Abscheidungsverhalten der Dispersion nach Gleichung (3.1). Wie bereits im

vorigen Abschnitt beschrieben, steigt durch das Additiv der Bedeckungsgrad, jedoch

hauptsächlich in Form einer einbettenden Matrix.

Der Eintrag der Nanopartikel in die Nanozwischenräume geschieht nach der Mo-

dellvorstellung, wenn ein Partikel oder ein Agglomerat, dessen Durchmesser maximal der

Zwischenraumbreite entspricht, mit dem Nanograben in Wechselwirkung tritt. Die Arten

der Wechselwirkung sind sehr vielfältig. Unter anderem kann der Nanopartikeleintrag

durch folgende Mechanismen ablaufen:

•Stoßereignis an einer Grabenkante (Schleuderbeschichtung);

•fluidischer Transport von Nanopartikeln (Trocknung);

•Ablagerung durch Gravitation (Trocknung);

•mechanischer Eintriebprozess (z.B. Einreiben, Ultraschallbad).

Für eine erfolgreiche Abscheidung im Spin-Coating-Verfahren ist ein schneller Ab-

setzprozess der Nanopartikel in die Zwischenräume notwendig. Aufgrund der großen

Winkelgeschwindigkeit und der daraus resultierenden Radialgeschwindigkeit der Di-

spersion, müssen sich Nanopartikel innerhalb eines sehr kurzen Zeitintervalls in die

Nanozwischenräume absetzen. Dabei wird nur ein Anlagerungsprozess initiiert, wenn ein

Nanopartikel auf eine Kante des Nanograbens stößt.

Als Alternative bieten sich Trocknungsprozesse an. Hierbei wird zunächst die Dispersion

auf die Probenoberfläche gegeben und anschließend an der Luft getrocknet. Während

das Dispersionsmedium verdunstet, setzen sich an der Oberfläche Nanopartikel aus der

Suspension ab. Teilweise werden diese mit dem Fluid transportiert, so dass die Wahr-

scheinlichkeit steigt, dass ein Nanopartikel auf einen Nanozwischenraum trifft und sich in

diesem absetzt. Wesentliche Probleme sind die Reagglomeration und ein ungleichmäßiger

Trocknungsprozess. Während die Reagglomeration zu Agglomeratgrößen führt, die ein

Eindringen der Nanopartikel in Nanozwischenräume ausschließt, bilden sich durch die

zeitlich nicht konstante Trocknungsrate Gebiete mit höherer Partikeldichte. Typische

Ergebnisse des Trocknungsabscheidungsprozesses sind als elektronenmikroskopische

Aufnahmen in den Abbildungen 3.22 und 3.23 dargestellt. Zinkoxid-Nanopartikel scheiden

3.4 Abscheidung von Nanopartikeln

(a): Zinkoxid-Nanopartikel (b): Zinkoxid-Nanopartikel

Abbildung 3.22: REM-Aufnahmen von Zinkoxid-Nanopartikeln (ξ(ZnO) = 0,16Gew.-%),

abgeschieden durch Trocknung

(a): Silizium-Nanopartikel (b): Silizium-Nanopartikel

Abbildung 3.23: REM-Aufnahmen von Silizium-Nanopartikeln (ξ(Si) = 0,008Gew.-%),

abgeschieden durch Trocknung

sich aufgrund der ungleichmäßigen Trocknung in Streifenform ab [siehe Abbildung 3.22a].

In den Bereichen mit hoher Flächendichte ist die Schicht geschlossen, während in den übri-

gen Bereichen durchaus einzelne Partikelagglomerate abgeschieden werden können [siehe

Abbildung 3.22b]. Silizium-Nanopartikel zeigen keine speziellen Muster, die durch den

Trocknungsprozess hervorgerufen werden. Dennoch ist die Flächendichte der verbliebenen

Si-Nanopartikel sowohl makroskopisch als auch mikroskopisch sehr unregelmäßig [siehe

Abbildung 3.23a und 3.23b]. Eine Kontrolle und Beurteilung, ob sich Nanopartikel in den

Nanozwischenräumen angesammelt haben, ist schwierig, obwohl die Oberflächendichte

sehr stark reduziert und einzelne Nanopartikelagglomerate abgeschieden werden können.

Die REM-Aufnahme in Abbildung 3.24 zeigt eine Ansammlung von ZnO-Nanopartikeln

über der Grabenstruktur, wobei davon ausgegangen werden kann, dass sich ein Teil der

Nanopartikel im Graben selbst befindet.

Kapitel 3 Integrationstechniken

Abbildung 3.24: REM-Aufnahme von Zinkoxid-Nanopartikeln, abgeschieden über einer

Grabenstruktur (ξ(ZnO) = 0,009 Gew.-%)

Die Abscheidung durch Einreiben von Nanopartikelsuspensionen und der Eintrag durch

mechanische Energie in Form von Ultraschallwellen mit Fixierung durch Adhäsion an

den Nanograbenwänden zeigt im Resultat keine Unterschiede zur Trocknungsabscheidung.

Abschließend ist zu bemerken, dass die Abscheidung von Einzelpartikeln in Nano-

zwischenräumen bislang nicht in reproduzierbarer Quantität und Qualität durchgeführt

werden kann, da es sich um einen stark statistischen Prozess handelt. Infolgedessen sinkt

die Ausbeute funktionsfähiger Bauelemente drastisch.

Kapitel 4

Feldeffekttransistoren mit

Silizium-Nanopartikeln

Nachdem im vorherigen Kapitel die notwendige Prozesstechniken zur Nanostrukturie-

rung und Partikelabscheidung behandelt wurde, werden in diesem Kapitel die Integra-

tion und Charakterisierung von Feldeffekttransistoren mit Silizium-Nanopartikeln vorge-

stellt. Aus der Literatur sind bislang nur wenige Berichte von Dickfilm-Transistoren mit

Si-Nanopartikeln bekannt [BH06,HZGB09], nicht aber von Dünnfilm-Baulementen. Daher

wird zunächst ein Dünnfilm-Bauelement vorgestellt, aus dessen Parametern sich ableiten

lässt, dass eine Eignung nicht gegeben ist.

Gemäß diesem Ergebnis erfolgt der Übergang zu Einzelpartikeltransistoren, die bessere

Eigenschaften zeigen, so dass unter anderem Untersuchungen bezüglich der Architektur,

der Partikeldotierung und der Lagerungsdegradation vorgestellt werden.

In der gängigen Literatur sind Feldeffekttransistoren in Einzelpartikeltransistoren nur an

Beispielen mit in-situ synthetisierten, kubischen Silizium-Nanopartikeln bekannt, die in

einem vertikalen Aufbau integriert werden [DDB+06, SDB+07]. Die Auswirkungen einer

Partikeldotierung, eines Zusatzes von Dispergieradditiven, einer nachträglichen Tempera-

turbehandlung, der Integration in anderen Architekturformen sowie Aussagen über eine

Alterung durch Lagerung sind für jene Bauelemente ebenso wenig bekannt wie die allge-

meinen Eigenschaften von Einzelpartikeltransistoren mit ex-situ erzeugten Nanopartikeln

nach den hier vorgestellten Verfahren.

4.1 Dünnfilmtransistor

Kostengünstige Bauelemente lassen sich besonders effizient als Dünnfilmtransistoren rea-

lisieren. Der Aufbau nach Abschnitt 2.1 ist einfach und effizient, doch ist eine Verwen-

dung von Silizium-Nanopartikeln dahingehend erschwert, dass die Haftung von Nanopar-

tikelschichten aus Silizium auf dem Untergrund beschränkt ist und die Dünnfilme durch

Nassprozesse leicht angegriffen werden können. Daher bietet sich die Inverted-Coplanar-

Architektur an, bei deren Herstellung die Abscheidung des Nanopartikelfilms als letzter

Schritt erfolgt. Zur Vereinfachung werden die Transistoren mit dem Silizium-Substrat als

gemeinsame Gate-Rückseitenelektrode integriert. Die Nutzung der gemeinsamen Rücksei-

tenelektrode hat den Vorteil eines stark reduzierten Integrationsaufwands; zusätzlich ist

ein elektrisch hervorragend isolierendes Siliziumdioxid verfügbar [Hill04].

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

0µm3µm

×10−8m

0µm

3µm

Abbildung 4.1: AFM-Topographie (non-contact-mode) der Silizium-Nanopartikelschicht

nach der Temperung bei Ta= 500◦

Bauelementintegration

Das verwendete Silizium-Substrat ist mit einer Bor-Konzentration von NA≈1015 cm−3

p-dotiert. Auf dieses werden 200 nm SiO2durch thermische Oxidation aufgewachsen.

Drain- und Source-Elektroden aus Aluminium (300 nm) werden durch Elektronen-

strahlverdampfung, anschließende fotolithografische Strukturierung und Nassätzung

erzeugt. Erst danach wird ein Nanopartikeldünnfilm durch Spin-Coating abgeschieden.

Die Partikel sind ebenfalls mit Bor dotiert, welches in Form von Diboran während

der Synthese dem Reaktionsgas hinzugefügt wird. Der Massenanteil der Nanopartikel

in der Dispersion muss ausreichend sein, um geschlossene Dünnfilme zu erhalten. Im

vorliegenden Versuch beträgt ξ(Si) = 6,25 Gew.-%. Mit einer Drehzahl von 1700 min−1

für 45 s werden Schichten von ca. 300 nm Dicke abgeschieden. Um die Leitfähigkeit der

Schichten zu steigern, Fehlstellen auszuheilen und die Kontaktwiderstände zu senken,

werden die Proben einem RTA-Temperungs-Prozess1bei 500◦

C unter Argon-Atmosphäre

unterzogen.

Die Topographie der Silizium-Nanopartikeloberfläche ist in Abbildung 4.1 als AFM-

Aufnahme dargestellt. Gegenüber den Proben ohne Annealing-Schritt ist keine Verände-

rung der Korngröße zu erkennen. Die Oberflächen-Rauheit liegt mit Sq≈17,6 nm nur

knapp unter dem Wert der nicht getemperten Proben in Abschnitt 3.4.1.

Elektrische Transistorparameter

Die Kennlinien des Silizium-Nanopartikel-Dünnfilmtransistors sind in Abbildung 4.2

dargestellt. Die Transferkennlinie und das Ausgangskennlinienfeld zeigen, dass sich der

Transistor nur sehr eingeschränkt über die Gate-Elektrode steuern lässt. Die Strom-

modulation beträgt maximal ION/IOFF = 1,42 und ist damit nicht ausreichend für

die Integration von logischen Schaltungen. Der Transistor erreicht einen on-Strom von

480 nA bei VDS = 40 V. Eine geringe Stromstärke wird zwar für die schlecht leitenden

1Rapid Thermal Annealing

4.1 Dünnfilmtransistor

VGS in V

IDin µA

020 40 60 80

0,35

0,40

0,45

0,50

6,00

6,25

6,50

6,75

7,00

VDS = 40 V

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin nA

010 20 30 40

100

150 VGS = 0...80 V

(b): Ausgangskennlinienfeld

Abbildung 4.2: Kennlinien eines Si-NP-TFT mit einer Kanallänge von L= 8 µm und

einer Weite von W= 16cm. Das Gate-Dielektrikum aus thermischem

SiO2besitzt eine Dicke von ti= 200nm. Als Substrat und Gate-

Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die Drain- und Source-

Kontakte bestehen aus 300nm Aluminium.

Silizium-Nanopartikelschichten erwartet; sie ist in Anbetracht eines W/L-Verhältnisses

von 20000 dennoch als unterdurchschnittlich einzustufen. Die Betrachtung des Ausgangs-

kennlinienfeldes legt nahe, dass sich die Kontakte nahezu ohmsch verhalten und der

Kanalstrom hauptsächlich vom Drain-Potenzial dominiert wird. Für niedrige VDS ist

zunächst keine Steuerbarkeit des Kanalleitwertes in Abhängigkeit von VGS zu erkennen.

Die Strom-Spannungs-Charakteristik folgt dem Verlauf eines raumladungsbegrenzten

Stroms. Für höhere VDS tritt die gewünschte Steuerbarkeit auf, wird jedoch weiterhin

durch die Abhängigkeit des Stroms von VDS dominiert.

Die Schwellenspannung folgt aus der Transferkennlinie zu Vth = 13,8 V. Gemäß Ab-

schnitt 2.4 wird aufgrund des schlechten Sperrverhaltens der minimale Strom zur

Ermittlung der Schwellenspannung herangezogen. Der Transistor ist demnach selbstsper-

rend, wobei am Ladungsträgertransport für VGS > Vth hauptsächlich Elektronen beteiligt

sind (n-Typ). Im Unterschwellenbereich zeigt der Transistor ein Öffnen des Kanals, so

dass der integrierte TFT offensichtlich ambipolar arbeitet.

Die Feldeffektladungsträgerbeweglichkeit beträgt µFE = 3,02 ·10−7cm2(Vs)−1. Ausgehend

von hohen Kontaktwiderständen aufgrund der planar-sphärischen Grenzflächen zwischen

Elektroden und Nanopartikeln und einem Strompfad, der wegen der Kanallänge von 8µm

eine hohe Anzahl interpartikulärer Barrieren beinhaltet, ist ein derart niedriger Wert zu

erklären.

Im Allgemeinen fällt auf, dass die benötigten Spannungen zum Betrieb des Transi-

stors mit bis zu 80V sehr hoch sind. Die Spannungen liegen im typischen Arbeitsbereich

der organischen Elektronik. Die Leistungsfähigkeit der Si-NP-TFT unterliegt den OFET

jedoch bezüglich der Ladungsträgermobilität.

Während der Messung ist weiterhin eine Degradation festzustellen, die aus dem Vergleich

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Tabelle 4.1: Übersicht über die elektrischen Transistorparameter des Si-NP-TFT mit

L= 8µm, W= 16cm und Al-Drain-/Source-Elektroden

Substrat/Gate ǫrtiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1

p-Si 3,9 200 1,42 13,8≈3·10−7

der maximalen Stromstärken des Ausgangskennlinienfeldes in Abbildung 4.2b und der

Transferkennlinie in Abbildung 4.2a ersichtlich ist. Dieses Verhalten beruht auf einem

Hystereseeffekt in der Halbleiterschicht, der eine Anlagerung von Ladungsträgern in den

Nanopartikeln bewirkt [DMD+04, NNM+08]. Die angelagerten Elektronen erzeugen eine

Verschiebung der Schwellenspannung in positive Richtung, so dass eine Absenkung des

Drain-Stroms beobachtet werden kann.

Die Untersuchungen der Silizium-Nanopartikeldünnfilme beschränken sich in der Li-

teratur auf die Analyse der elektrischen Eigenschaften, nicht aber auf die Funktion in

Transistoren [BSWK97, LSP+08, SKC04, NHO78, RTM+05]. Ein direkter Vergleich ist

somit nicht möglich. Lediglich Beispiele für auf Papier gedruckte Dickfilm-Transistoren

werden berichtet [BH06,HZGB09]. Beide Beispiele zeigen selbstleitende Transistoren mit

p-Typ-Charakter bei Ladungsträgerbeweglichkeiten2von µFE = 2·10−4cm2(Vs)−1[BH06]

bzw. bis zu µFE = 0,7 cm2(Vs)−1[HZGB09]. Die mittleren Nanopartikeldurchmesser

werden mit 30...60 nm in [BH06] und 70 nm in [HZGB09] angegeben, so dass die höheren

Werte für die Ladungsträgerbeweglichkeit mit der geringeren Barrierendichte begründet

werden können. Außerdem ist eine Degradation des Drain-Stroms zwischen den Ausgangs-

und Transferkennlinien festzustellen.

Fazit

Silizium-Nanopartikel-TFT weisen ein schlechtes, aber selbstsperrendes Transistorverhal-

ten mit ambipolarer Charakteristik auf. Der Strom durch den Kanal wird hauptsächlich

durch das laterale elektrische Feld zwischen Drain- und Source-Elektrode dominiert. Eine

Steuerbarkeit des Kanals durch die Gate-Elektrode kann zwar beobachtet werden, doch

ist der Modulationsgrad, bedingt durch die Dominanz des Drain-Potenzials, äußerst ge-

ring. Sowohl die Strommodulation als auch die Ladungsträgerbeweglichkeit schränken die

Pegeldetektionssicherheit bzw. die Treiberfähigkeit ein, so dass sich die Transistoren für

den Aufbau von logischen Schaltungen nicht eignen. Die Transistorparameter sind in Ta-

belle 4.1 zusammenfassend dargestellt.

4.2 Einzelpartikeltransistoren

Die geringe Ladungsträgerbeweglichkeit in Silizium-Nanopartikel-TFT hat ihre Ursache

in der hohen Dichte an Störstellen, insbesondere an interpartikulären Übergängen. Die

2Britton und Haerting bestimmen in [HZGB09] die Messwerte unter Vernachlässigung des Gate-

Leckstroms, obwohl dieser in der Größenordnung des Drain-Stroms liegt (IG≈0,5·ID).

4.2 Einzelpartikeltransistoren

Störstellendichte kann verringert werden, indem der Transistorkanal auf einen Partikel

begrenzt wird. Dieser Schritt führt zu den in Abschnitt 2.2 beschriebenen Einzelpartikel-

transistoren.

4.2.1 Inverted Coplanar-Architektur

Einzelpartikeltransistoren im Inverted Coplanar-Aufbau sind einfach zu integrieren, da

zunächst ein Templat durch Standardprozesse der Siliziumhalbleitertechnologie hergestellt

wird. Erst abschließend wird das Nanomaterial hinzugefügt, so dass die Materialauswahl

flexibel zu gestalten ist und Untersuchungen effizient durchgeführt werden können.

Bauelementintegration

Die Proben werden wiederum auf einem mit Bor p-leitend dotiertem Silizium-Wafer

(NA≈1015 cm−3) hergestellt, welcher gleichzeitig als Rückseiten-Gate-Elektrode genutzt

wird. Als Gate-Dielektrikum dient Siliziumnitrid mit einer Schichtdicke ti= 15 nm, ab-

geschieden im LPCVD-Verfahren aus Triethylsilan und Ammoniak [siehe Tabelle A.1 in

Anhang]. Siliziumnitrid besitzt als amorphes, dielektrisches Material eine relative Dielek-

trizitätszahl von ǫr= 7 und eine Bandlücke von 4,8≤Eg≤5,3 eV [Kasa06]. Auf dem

Gate-Dielektrikum werden Nanozwischenräume in Aluminiumelektroden mit einer Breite

L= 60 nm erzeugt. Über diese Strukturen wird ein Film aus Silizium-Nanopartikeln durch

Spin-Coating abgeschieden. Die dabei verwendete Dispersion besitzt einen Masseanteil von

6,25 Gew.-% an undotierten Silizium-Nanopartikeln, gelöst in Ethanol. Das Aufschleudern

findet bei einer Drehzahl von 2000 min−1für 30s statt. Zur sicheren Verdampfung des

Dispergiermittels werden die Proben 60 s bei 125◦

C auf der Hot-plate ausgeheizt.

Elektrische Transistorparameter nach der Herstellung

Die Kennlinien eines typischen Transistors mit einer geometrischen Kanalweite

W= 100 µm sind in Abbildung 4.3 dargestellt. Der Transistor zeigt aufgrund einer do-

minierenden Löcherinjektion p-Kanal-Verhalten. Da die Schwellenspannungsbestimmung

durch Extrapolationsverfahren nicht sinnvoll ist, wird die Transkonduktanz-Ableitungs-

Methode angewendet, so dass Vth = 0,2V beträgt und der Transistor selbstleitend ist.

Mit Gate-Spannungen im Bereich von ±15 V kann lediglich ein ION/IOFF-Verhältnis von

ca. 2,2 erreicht werden, wobei der maximale Drain-Strom ungefähr 100 µA bei VDS = 10 V

beträgt.

Im Unterschwellenbereich ist der Stromabfall so gering, dass sich mit S= 80 V/dek ein

extrem hoher Subschwellenstromanstieg ergibt.

Das Ausgangskennlinienfeld zeigt einen deutlichen Sättigungsbereich, doch auch im

Ausgangsverhalten sind die schlechten Sperreigenschaften des Transistors zu erkennen.

Zusätzlich ist ein hoher Gate-Leckstrom bemerkbar, der aufgrund des dünnen Si3N4-

Dielektrikums und der hohen Gate-Spannungen nicht vermeidbar ist. Die Ursache des

Gate-Leckstroms ist herstellungsbedingt, da während der RIE-Rückätzung zur Nano-

grabenintegration das Gate-Dielektrikum durch Ionenbestrahlung geschädigt wird. Die

Schwächung tritt ebenfalls bei thermisch gewachsenem SiO2und einem Stapeldielektrikum

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

VGS in V

−IDin µA

−15 −10 −50510

100

VDS =−10 V

q|ID|in m√A

(a): Transferkennlinie −VDS in V

−IDin µA

0510 15 20

100

VGS =−15...15 V

(b): Ausgangskennlinienfeld

Abbildung 4.3: Kennlinien eines Si-NP-EPT im Inverted-Coplanar-Aufbau ohne Tempe-

rung. Der Transistor besitzt eine Kanallänge von L= 60 nm und eine Weite

von W= 100µm. Das Gate-Dielektrikum besteht aus 15 nm Si3N4, welches

bei 960◦

C unter Sauerstoffatmosphäre für 30 Minuten getempert wird. Als

Substrat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100nm Aluminium. Die Partikel

sind undotiert.

aus SiO2/Si3N4/SiO2selbst bei Schichtdicken über 200 nm auf. Neben der ungewollten

Ätzung des Dielektrikums am Ende des RIE-Prozesses in der Kantenabscheidungsstruk-

turierung zeigen Untersuchungen, dass zu lange Prozesszeiten der Lackentfernung im

Plasmaätzverfahren zur Zerstörung des Dielektrikums führen. Die Plasmaätzung schädigt

den Isolator so stark, dass die Stromdichte um bis zu neun Größenordnungen gegenüber

intakten Proben zunimmt. Ein negativer Einfluss des anfänglich vorhandenen natürlichen

Oberflächenoxids auf dem Si-Substrat oder der Nanopartikeldispersion kann nachweislich

ausgeschlossen werden.

Es ist als unwahrscheinlich anzusehen, dass der Gate-Leckstrom die alleinige Ursache für

die schlechte on/off -Rate des vorgestellten Bauelements ist. Vielmehr wird vermutlich

die schlechte Sperreigenschaft zusätzlich durch Feuchtigkeit in der Partikelschicht und

an der Grenzfläche zum Dielektrikum hervorgerufen. Diese verursacht entweder einen

direkten Beitrag zum Stromfluss durch Wasserstoffionenleitung oder eine Veränderung

der Transistorparameter durch Anlagerung von H+-Ionen und OH−-Gruppen an den

Halbleiter und das Dielektrikum. Dabei kann es unter anderem zu Schwellenspannungsver-

schiebungen und Veränderung der Gate-Kapazität kommen [CNHL99, Pann06, SWB89].

Yoo et al. weisen in [YYL08] den Einfluss der H+- und OH−-Adsorption an das

Halbleitermaterial in Schottky-kontaktierten Silizium-Nanodraht-Transistoren nach;

also Bauelementen, welche in der Funktionsweise identisch mit den in dieser Arbeit

vorgestellten Transistoren sind. Die Adsorbate bewirken ein Anheben bzw. ein Absenken

der Bandstruktur im Halbleiter und beeinflussen somit die Kontakteigenschaften zu den

Drain- und Source-Elektroden. Es kann demnach davon ausgegangen werden, dass dieser

Einfluss auch auf Silizium-Nanopartikel besteht.

4.2 Einzelpartikeltransistoren

Elektrische Transistorparameter nach Temperung der Bauelemente

Um der Adsorption von Feuchtigkeit aus der Umgebungsluft entgegenzuwirken und

die Kontakteigenschaften zu den Drain- und Source-Elektroden zu verbessern, bietet

sich ein Annealing-Prozess bei moderater Temperatur an. Dieser wird bei 300◦

C für

30Minuten durchgeführt. Während der Temperung befinden sich die Proben in einer

Stickstoff-Atmosphäre, um eine weitere Oxidation der Silizium-Nanopartikel zu vermeiden.

Die Kennlinien unmittelbar nach dem Annealing sind in Abbildung 4.4 dargestellt. Im

Ausgangskennlinienfeld ist der deutliche Sättigungsbereich einem linearen Anstieg des

Stroms mit VDS gewichen. Ein Kanallängenmodulationseffekt, wie er von konventionellen

MOSFET bekannt ist, kann ausgeschlossen werden, da die Kennlinien im Sättigungs-

bereich streng parallel verlaufen, also der differentielle Drainleitwert unabhängig von

VGS ist. Eine mögliche Ursache ist eine Reaktion der Aluminiumelektroden mit den

Silizium-Nanopartikeln. Das Aluminium diffundiert bereits ab Temperaturen von 200◦

in Siliziumdioxid, also auch in die Siliziumdioxid-Hülle, die die Partikel umgibt [UTA+74].

So wird zunächst der Leitwert der Hüllen erhöht. Zusätzlich gehen im Nanopartikelkern

das Silizium und das Aluminium eine Feststoffreaktion unterhalb der eutektischen

Temperatur von 577◦

C ein. Hierbei löst sich Aluminium im Silizium auf und dotiert den

Halbleiter. Ein weiterer Effekt ist eine Aluminium-induzierte Rekristallisation des Silizi-

ums, die aufgrund der moderaten Temperatur nur sehr schwach ausfällt [NW00]. Gezielt

wird dieser Effekt als ALILE3-Prozess zur Herstellung von ultradünnem Polysilizium aus

amorphen Siliziumdünnfilmen eingesetzt [AJSS07,AJS08]. Ob es in den Nanopartikeltran-

VGS in V

|ID|in A

−10 −8−6−4−20

10−6

10−5

VDS =−1 V

q|ID|in m√A

(a): Transferkennlinie −VDS in V

−IDin µA

01234

6VGS =−1,4...1,4 V

(b): Ausgangskennlinienfeld

Abbildung 4.4: Kennlinien eines Si-NP-EPT im Inverted-Coplanar-Aufbau nach einem

Temperungsprozess bei 300◦

C für 30 Minuten in Stickstoffatmosphäre. Der

Transistor besitzt eine Kanallänge von L= 60 nm und eine Weite von

W= 100 µm. Das Gate-Dielektrikum besteht aus 15 nm Si3N4, welches

bei 960◦

C unter Sauerstoffatmosphäre für 30 Minuten getempert wird. Als

Substrat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100 nm Aluminium. Die Partikel

sind undotiert.

3ALuminum Induced Layer Exchange

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Kristallisationskeim

Abbildung 4.5: Lichtmikroskopaufnahme nach Rekristallisation durch die Aluminium-

induzierte Kristallisation. Die Aluminiumelektroden wurden in Al-

Ätzlösung4entfernt (blau-violette Bereiche).

sistoren zu einem Transport des Siliziums in die Aluminiumelektroden kommt oder die

Oxidhülle dem Silizium als Diffusionsbarriere entgegensteht, ist unklar. Dass es trotz der

Siliziumdioxidschicht zum Auftreten der Aluminium-induzierten Kristallisation kommt,

zeigen Proben mit 200 nm thermisch gewachsenem SiO2und Al-Elektroden, die bei 500◦

für eine Stunde in N2getempert werden. In der Lichtmikroskopaufnahme in Abbildung 4.5

sind nach Entfernung des Aluminiums (violette Bereiche) große Kristallisationskeime zu

beobachten, wohingegen auf Flächen ohne Aluminium das SiO2intakt ist.

Durch die Temperung können die Ströme – einschließlich der Gate-Leckströme –

um den Faktor 10 und die notwendigen Betriebsspannungen um den Faktor 3...10

reduziert werden. Die Reduktion der Ströme kann mit der Unterbindung der Wasser-

stoffionenleitung, aber auch mit der Ausheilung von Defekten im Gate-Dielektrikum

begründet werden. Qualitativ ähnelt die Transferkennlinie nach der Temperung dem

Verhalten vor der Temperung. Sowohl für VGS ≥Vth als auch im Subschwellenbereich ist

die Kennlinie jedoch steiler, so dass sich ein Subschwellenstromanstieg von S= 4,5 V/dek

und eine Feldeffektladungsträgermobilität µFE = 9,17·10−3cm2(Vs)−1ergeben. Durch die

verbesserte Mobilität und den Subschwellenstromanstieg steigt das ION/IOFF-Verhältnis

auf ca. 20. Des Weiteren tritt eine Schwellenspannungsverschiebung um ∆Vth =−0,5 V

auf Vth =−0,3V ein. Der Transistor wird somit durch die Temperung selbstsperrend,

was den nicht unerheblichen Einfluss der Feuchtigkeitsadsorption auf die Transistorcha-

rakteristik verdeutlicht [YYL08].

Insgesamt zeigt die moderate Temperung in Stickstoffatmosphäre eine Verbesserung

nahezu aller Transistorkennwerte. Lediglich die Reduktion des maximalen Drain-Stromes

mit der daraus resultierenden schlechteren Treiberfähigkeit des Transistors stellt keine

4Die Zusammensetzung der verwendeten Al-Ätzlösung besteht aus 80% konz. Phosphorsäure (H3PO4),

5% Salpetersäure (HNO3), 5% Essigsäure (CH3COOH), 10% Wasser und ca. 0,3% Propylenglykol. Die

Prozesstemperatur beträgt 50◦

4.2 Einzelpartikeltransistoren

Tabelle 4.2: Übersicht über die elektrischen Transistorparameter der Si-NP-

Einzelpartikeltransistoren im Inverted Coplanar-Aufbau mit L= 60nm,

W= 100µm und Al-Drain-/Source-Elektroden

Temperung tiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

keine 15 2,2 0,2 1,81 ·10−380

30 min@300◦

C 15 20 −0,3 9,17 ·10−34,5

Verbesserung dar, kann aber toleriert werden, da hierdurch ein besseres Sperrverhalten

erkauft wird.

Ein weiteres Problem ist der unbekannte Füllgrad der Nanozwischenräume mit halbleiten-

dem Material. Da die Anlagerung von Partikeln in den Gräben stochastisch ist, können

keine reproduzierbaren Ergebnisse mit angemessener Bauelementausbeute erzielt werden.

Zudem kann die Ladungsträgerbeweglichkeit nur über das geometrischen Maskenmaß

der Kanalweite nach unten abgeschätzt werden. Die tatsächlichen Mobilitäten liegen mit

großer Wahrscheinlichkeit wesentlich höher. Die Transistorparameter der Transistoren vor

und nach dem Annealing-Prozess sind in Tabelle 4.2 aufgeführt.

Transistor mit Dispergieradditiv Tego Dispers 750W

Da Nanopartikeldispersionen mit einer hohen Feststoffkonzentration zur verstärkten

Agglomeratbildung während der Abscheidung neigen [FBJ+09], wird eine Silizium-

Nanopartikellösung mit einem Masseanteil ξ(Si) = 0,1 Gew.-% an undotierten Partikeln

in Ethanol verwendet. Um einen höheren Bedeckungsgrad zu erreichen, wird die Sus-

pension mit 10 Gew.-% Tego Dispers 750W versetzt und im Ultraschallbad 5 Minuten

vermengt und redispergiert. Die Schleuderbeschichtung für 30 s bei 2000 min−1und ein

Ausheizen auf der Hot-plate für 120 s bei 110◦

C erzeugt eine Schicht, die von leichten

Schlieren gekennzeichnet ist.

Die Grabenstrukturen wurden durch ein alternatives Verfahren erzielt, indem die

Herstellung des Gate-Oxides und der Nanolinien im Prozessablauf vertauscht werden.

Somit wird zunächst eine Nanolinie auf dem Siliziumsubstrat erzeugt. Auftretende

Überätzungen bzw. Beschädigungen durch Trockenätzverfahren können das Gate-

Dielektrikum nicht beeinflussen, da dieses erst anschließend thermisch aufgewachsen

wird. Dabei hat die Nanolinie nur einen äußerst geringen Einfluss auf den Oxidations-

prozess. FEM-Prozesssimulationen5zeigen, dass ein Gate-Dielektrikum unterhalb der

Nanolinie mit nahezu gleicher Aufwachsrate erzeugt werden kann, da der Sauerstoff

im Hochtemperaturprozess nur eine unwesentlich längere Diffusionsstrecke zur Si/SiO2-

Grenzfläche zurückzulegen hat. Das Beispiel in Abbildung 4.6 zeigt Schichtdicken des

5Zur FEM-Simulation wird das Prozesstechnik-nahe ISE TCAD-Programmpaket FLOOPS verwen-

det. Da die Behandlung der Finite-Elemente-Methode nicht Gegenstand dieser Arbeit ist, wird für Infor-

mationen bezüglich der Simulationsumgebung auf den Anhang B und bezüglich Finite-Elemente-Methode

auf die einschlägige Literatur verwiesen.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

xin µm

yin µm

0,00 0,05 0,10 0,15 0,20 0,25

0,00

0,05

0,10

0,15

0,20

ti= 39,1 nm ti= 36,2 nm

Silizium

SiO2

Abbildung 4.6: FEM-Prozesssimulation der nachträglichen thermischen Oxidation zur Er-

zeugung eines Gate-Oxids mit der ISE TCAD-Komponente FLOOPS

SiO2in unbeeinflussten Regionen von ti= 39,1 nm, während unter der Nanolinie ein

Oxid mit ti= 36,2 nm entsteht. Der relative Unterschied beträgt somit lediglich 7,4%.

Für dickere Oxide wird der Oxidationsprozess zunehmend durch den Diffusionsvorgang

auch auf freiliegenden Flächen begrenzt, so dass keine größeren Abweichungen auftreten.

Das dünnere Oxid im Bereich des späteren Nanograbens ist sogar von Vorteil, da

der Feldeffekt stärker ausgeprägt ist und parasitäre Kapazitäten und Leitungspfade

zu den Drain- und Source-Elektroden reduziert werden. Experimente an leicht ge-

VGS in V

IDin A

−4−3−2−101

10−9

10−8

10−7

10−6

0,0

0,5

1,0

1,5

VDS = 2 V

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

0123

4VGS =−2,5... −1 V

(b): Ausgangskennlinienfeld

Abbildung 4.7: Kennlinien eines Si-NP-EPT im Inverted Coplanar-Aufbau. Die Dispersi-

on wurde vor der Schleuderbeschichtung mit Tego Dispers 750W versetzt.

Der Transistor besitzt eine Kanallänge von L≈100nm und eine Weite

von W= 100µm. Das Gate-Dielektrikum besteht aus 107nm SiO2. Als

Substrat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100nm Aluminium. Die Partikel

sind undotiert.

4.2 Einzelpartikeltransistoren

neigten Nanolinien, die die nachträgliche Oxidation unbeschadet überstehen, führen zu

der Erkenntnis, dass die mechanischen Spannungen während des Prozesses unkritisch sind.

Die Ausbeute an funktionsfähigen Bauelementexemplaren ist aufgrund der Statistik

der Partikelabscheidung weiterhin äußerst gering. Die Charakteristik eines typischen

Transistors ist in Abbildung 4.7 dargestellt. Der Transistor zeigt n-Kanal-Verhalten. Im

Gegensatz zu den Transistoren ohne Dispersionzusatz haben sich demnach die Barrieren

an den Kontakten zu den Metallelektroden derart verändert, dass Elektronen anstatt

Löcher die Charakteristik bestimmen.

In der Transferkennlinie ist sowohl ein initialer Aufladungseffekt als auch eine Hysterese

zwischen Vorwärts- und Rückwärtsmessrichtung zu erkennen. Zur Erläuterung der Hyste-

reseeffekte sind in Abbildung 4.8 fünf signifikante Zustände in der Eingangscharakteristik

skizziert, die unter anderem für das Auftreten des Aufladungs- und Hystereseeffektes

verantwortlich sind. Entscheidend für das elektrische Verhalten sind hierbei Fallen- bzw.

Störstellenzustände im Halbleiter, an der Grenzfläche zum Dielektrikum und im Disper-

gieradditiv Tego Dispers, welches die Nanopartikel umgibt [vergleiche Abschnitt 3.4.1].

➀Durch das Anlegen eines negativen Potenzials an die Gate-Elektrode tritt eine Aufla-

dung der Gate-Kapazität ein und damit eine Verdrängung von Elektronen aus dem Ka-

nalgebiet, welche durch das elektrische Feld zwischen Drain- und Source-Elektrode zum

Unbesetzte Fallenzustände im Halbleiter

Besetzte Fallenzustände im Halbleiter

Unbesetzte Fallenzustände an der Grenzfläche und im Tego

Besetzte Fallenzustände an der Grenzfläche und im Tego

➀

➁

➂

➃

➄

Abbildung 4.8: Hysteresemechanismen in Nanopartikeltransistoren

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

positiven Potenzial der Drain-Elektrode driften. Gleichzeitig werden unbesetzte Fallenzu-

stände mit Ladungsträgern besetzt.

➁Nahezu alle Haftstellen im Halbleiter sind besetzt. Ladungsträger (Elektronen, Lö-

cher und mobile Ionen) werden mit steigender Gate-Spannung an der Grenzfläche zwi-

schen Halbleiter und Dielektrikum, zwischen Tego Dispers und Dielektrikum sowie im

Tego Dispers selbst gebunden.

➂Der Drain-Strom des Transistors geht in Sättigung (Screening-Effekt). Nahezu alle

Fallenzustände im Dielektrikum und in seiner Nähe sind besetzt.

➃Der Kanal wird durch die Anlagerung von Ladungsträgern an Haftstellen trotz abneh-

mender Gate-Spannung offen gehalten, da die anhaftende Ladung in Summe positiv ist.

Erst ab einer bestimmten Gate-Source-Spannung gewinnt das Gate-Potenzial genügend

Einfluss auf den Kanal. Mit weiter sinkender Gate-Spannung werden Ladungsträger aus

den Haftstellen herausgelöst.

➄Fast sämtliche dielektrikumsnahen Haftstellen sind unbesetzt. Fallenzustände im

Halbleiter bleiben hingegen zu einem Großteil besetzt, so dass beim erneuten Durchlauf

der Transferkennlinie der initiale Aufladungseffekt nur stark abgeschwächt auftritt.

Die Schwellenspannung des in Abbildung 4.7 dargestellten Transistors beträgt in

Vorwärtsrichtung Vth =−2,5 V und in Rückwärtsrichtung Vth =−2,6 V. Die Hysterese

lässt sich anhand der Schwellenspannung demnach nur schwer nachweisen, da die

Kennlinien in der Rückwärtsmessrichtung steiler ausgeprägt sind. Das Bauelement ist

auf jeden Fall selbstleitend und der Drain-Strom sättigt mit steigendem VGS >0 V

ab. Dieses kann nur damit begründet werden, dass entweder durch die Ansammlung

einer Grenzflächenladung bereits ein vollständiger Akkumulationskanal entstanden ist

und durch den Screening-Effekt das Feld der Gate-Elektrode abgeschirmt wird oder

dass ein Akkumulationskanal als Ursache für die Steuerbarkeit ausscheidet und die

Modulation des Kontaktwiderstands durch VGS nur begrenzt möglich ist. Eine Sättigung

der Ladungsträgermobilität aufgrund einer hohen Kanalfeldstärke, die bei E= 200 kV/cm

liegt, kann ausgeschlossen werden, da im Ausgangskennlinienfeld für VDS >2 V ein

Anstieg des Drain-Stroms zu verzeichnen ist. Der Sperrstrom im Kanal wird vermutlich

durch die thermische Emission über die Kontaktbarrieren generiert.

Im Vergleich zu den Transistoren ohne Dispersionszusätze lässt sich eine Steigerung der La-

dungsträgerbeweglichkeit um ungefähr eine Größenordnung auf µFE = 3,5·10−2cm2(Vs)−1

feststellen. Die Strommodulation des Transistors ist mit einem ION/IOFF-Verhältnis von

528 für VDS = 2 V in der Transferkennlinie und einem maximalen Verhältnis von

3,7·103für VDS = 0,7 V im Ausgangskennlinienfeld vergleichsweise hoch. Dabei sind

die maximal gemessenen Drainströme bei der Gegenüberstellung von Transistoren mit

und ohne Tego Dispers 750W annähernd in der gleichen Größenordnung. Die guten

Sperreigenschaften sind auch im Subschwellenstromanstieg zu erkennen. Dieser beträgt

4.2 Einzelpartikeltransistoren

Tabelle 4.3: Übersicht über die elektrischen Transistorparameter der Si-NP-Einzelpartikel-

transistoren im Inverted Coplanar-Aufbau mit Tego Dispers 750W in der

Nanopartikeldispersion. L≈100nm, W= 100µm und Al-Drain-/Source-

Elektroden. Als Gate-Dielektrikum dient SiO2mit ǫr= 3,9.

Substrat tiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

p-Si 107 528 −2,5 3,5·10−22,1

mit S= 2,1 V/dek nur die Hälfte des getemperten Beispieltransistors ohne Additiv aus

dem vorherigen Abschnitt.

Aus dem Ausgangskennlinienfeld lässt sich die Steuerbarkeit des Transistors entneh-

men. Ein Sättigungsbereich ist jedoch nur anhand einer leichten Rechtskrümmung der

Kennlinien zu erkennen. An diesen Sättigungsbereich schließt sich bei VDS >2,25 V ein

weiterer Anstieg des Drain-Stroms an. Aufgrund des quadratischen Zusammenhangs

zwischen Strom und Spannung und den Kurzkanalabmessungen kann mit hoher Wahr-

scheinlichkeit auf das Auftreten des Punch-through-Effekts oder auf den ambipolaren

Ladungsträgertransport geschlossen werden [Sze81].

Eine Temperung, die bei 300◦

C durchgeführt wird, erbringt keine Verbesserung, da

die Transistoren hierdurch zerstört wurden. An der Probenoberfläche zeigt sich eine

grünliche Farbveränderung, die vermutlich von einer chemischen Reaktion des Disper-

gieradditivs herrührt. Die Parameter der ungetemperten Transistoren sind in Tabelle 4.3

aufgeführt.

Fazit

Die hier vorgestellten Einzelpartikel-Bauelemente mit Silizium-Nanopartikeln zeigen

in ihrer Leistungsfähigkeit bereits Eigenschaften, die mit organischen Bauelementen

insbesondere bezüglich der Ladungsträgerbeweglichkeit konkurrenzfähig sind. In der

Literatur werden für OFET Beweglichkeiten im Bereich µ≈10−5...10−1cm2(Vs)−1

für durchschnittlich leistungsfähige Bauelemente mit SiO2-Dielektrikum berich-

tet [Diek08, Pann06, BPK+08, HQJ10, SZA+07], wobei zu bemerken ist, dass eine

erhebliche Degradation der OFET-Transistorparameter mit zunehmender Lebensdau-

er zu beobachten ist [PDH+07]. Die vorgestellten Nanopartikeltransistoren sind in

ihrem Herstellungsverfahren einfach zu integrieren und zeigen elektrische Charakteri-

stiken, welche mit Beweglichkeiten im Bereich von µFE = 1,81 ·10−3cm2(Vs)−1bis

µFE = 3,5·10−2cm2(Vs)−1und ION/IOFF-Verhältnissen >103vergleichbar sind. Ebenso

lassen sich mit den Nanopartikeltransistoren Subschwellenstromanstiege erreichen, welche

durch OFET nicht übertroffen werden [Diek08].

Im Vergleich mit den aus Silizium-Nanopartikeln integrierten Dünnfilmtransistoren

und den OFET können durch die Nutzung einzelner Nanopartikel die Betriebsspannungen

von 80 V auf ±3 V entscheidend reduziert werden.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Der Zusatz von Additiven in die Nanopartikeldispersion ermöglicht die Integration von

Transistoren mit besseren elektrischen Eigenschaften bei kleinerem, thermischen Budget,

erzeugt aber eine Hysterese in der Transferkennlinie, die durch die unterschiedliche

Steilheit in Vorwärts- und Rückwärtsmessrichtung ausgeglichen wird, so dass kaum eine

Schwellenspannungsverschiebung verzeichnet werden kann.

Es ist wiederum anzumerken, dass die Ladungsträgermobilitäten mittels der Mas-

kenmaße der Transistorweiten berechnet werden. Da die genaue Anzahl der elektrische

wirksamen Nanopartikel im Nanozwischenraum unbekannt ist, handelt es sich bei der

Näherung um eine Abschätzung nach unten. Die wahren Ladungsträgerbeweglichkeiten

in den integrierten Transistoren können demnach weit oberhalb der in dieser Arbeit

aufgeführten Werte liegen.

4.2.2 Inverted Staggered-Architektur

Das Problem der zuvor vorgestellten Inverted Coplanar-Transistoren besteht in der äu-

ßerst unzuverlässigen und nicht reproduzierbaren Anlagerung von Nanopartikeln in den

Nanogräben. Dieses Problem wird mit dem Inverted Staggered-Aufbau umgegangen, da

zunächst ein möglichst geschlossener Film aus Nanopartikeln abgeschieden wird und an-

schließend Drain- und Source-Elektroden im nanokskaligen Abstand auf diesem integriert

werden. Liegt der Abstand der Elektroden unter dem Durchmesser der Nanopartikel, han-

delt es sich wiederum per Definition um einen Einzelpartikeltransistor, der die volle Ka-

nalweite elektrisch nutzbar macht.

Bauelementintegration

Die Halbleiterdünnfilme werden auf thermisch oxidierten Silizium-Wafern (p-leitend do-

tiert, NA≈1015 cm−3) mit ti= 30 nm durch Schleuderbeschichtung abgeschieden. Um

möglichst geschlossene Filme zu erhalten, werden Dispersionen mit einem Massenanteil

von ξ= 6,25 Gew.-% verwendet. Die Suspension wird mit einem Volumen von 0,5 ml auf

c-Si

SiO2

Si-NP

Abbildung 4.9: REM-Aufnahme eines Querschnitts durch eine mit Gold präparierten Na-

nopartikelschicht

4.2 Einzelpartikeltransistoren

die Oberfläche aufgetragen und bei 2000 min−1für 30 s geschleudert. Das Ethanol wird für

60 s bei 110◦

C auf der Hot-plate verdampft. Der Querschnitt der Nanopartikelschicht ist

in Abbildung 4.9 als REM-Aufnahme dargestellt.

Auf dem Partikelfilm werden durch die Kantenabscheidungstechnik Nanospacer hergestellt,

die die späteren Source- und Drain-Elektroden mit einem Sub-100 nm-Abstand separie-

ren. Eine Nanolinienentfernung nach der Bedampfung mit dem Elektrodenmetall ist bei

Inverted Staggered-Transistoren nicht notwendig, solange keine leitfähigen Verbindungen

durch eine geringfügige Kantenbedeckung der Metallisierung vorhanden sind.

Silizium-Nanopartikelfilme zeigen nur eine sehr schwache Haftung und eine geringe me-

chanische Stabilität auf dem oxidierten Substrat. Die Aluminiumschicht bietet jedoch eine

zusätzliche Fixierung der Schicht, so dass eine Fotolithografie zur Strukturierung der Drain-

und Source-Elektroden durchgeführt werden kann.

Transistoren mit undotierten Silizium-Nanopartikeln

Bei der Verwendung von undotierten Silizium-Nanopartikeln sind typische Kennlinien zu

beobachten, die in Abbildung 4.10 dargestellt sind. Ebenso wie die Inverted Coplanar-

Transistoren in Abschnitt 4.2.1 zeigen auch diese Transistoren p-leitendes Verhalten, also

einen Anstieg des Drain-Stroms mit sinkender Gate-Source-Spannung. Die notwendigen

Gate-Source-Spannungen zur Ansteuerung des Kanals sind vergleichbar, wobei jedoch

die Drain-Source-Spannungen von ca. 10 V auf 1 V reduziert werden können. Die Ursache

hierfür liegt mit großer Wahrscheinlichkeit in den Kontakteigenschaften zwischen den me-

tallischen Elektroden und dem Nanopartikel. Während beim Inverted-Coplanar-Aufbau

nur kleine Kontaktflächen zwischen Halbleiter und Metall existieren, bildet das Metall

auf den Halbleiterdünnfilmen einen schlüssigen, elektrischen Kontakt, wodurch der

Kontaktwiderstand erheblich reduziert wird.

VGS in V

|ID|in A

−2−101

10−8

10−7

10−6

0,0

0,2

0,4

0,6

VDS =−1 V

0,8

1,0

q|ID|in m√A

(a): Transferkennlinie −VDS in V

|ID|in µA

00,51,0 1,52,0

0,0

0,2

0,4

0,6

VGS =−2...1 V

0,8

1,0

(b): Ausgangskennlinienfeld

Abbildung 4.10: Kennlinien eines Si-NP-EPT im Inverted Staggered-Aufbau. Der Tran-

sistor besitzt eine Kanallänge von L= 70nm und eine Weite von

W= 800µm. Das Gate-Dielektrikum besteht aus 30nm SiO2. Als Sub-

strat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100nm Aluminium. Die Parti-

kel sind undotiert.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Qualitativ zeigen sich sowohl für VGS <−2 V (eingeschalteter Zustand) als auch für

VGS >0,5 V (ausgeschalteter Zustand) deutliche Plateaus im Verlauf der Transfer-

kennlinie. Ein weiterer Anstieg bzw. Abfall des Drain-Stroms ist im Gegensatz zur

Inverted Coplanar-Architektur selbst bis |VGS|= 6 V nicht festzustellen. Die Schwel-

lenspannung beträgt Vth =−0,25V unter Berücksichtigung des unteren Plateaus als

shunt-Niveau. Der Transistor ist demnach selbstsperrend. Im Unterschwellenbereich

stellt sich gegenüber den Inverted Coplanar-Einzelpartikeltransistoren ein geringerer

Subschwellenstromanstieg von S= 1,7 V/dek ein. Der Sperrstrom ist mit ca. 24nA

für eine Kanalweite von W= 800 µm nur als mittelmäßig einzustufen. Mit einem

maximalen Drain-Strom von ID,max = 880nA ergibt sich folglich eine Strommodulation

ION/IOFF = 36. Das Auftreten eines deutlichen Drain-Stroms im Sperrbereich des Tran-

sistors deutet im Allgemeinen auf eine geringe Barrierenhöhe hin, so dass Ladungsträger

durch thermische Emission in den Halbleiterkanal gelangen können oder auf zu schmale

komplementäre Barrieren zum Valenzband. Wang et al. sehen Barrierenhöhen von

φB= 0,2...0,3 eV für SB-MOSFET mit undotierten Halbleitern als optimal an, um

hohe ION/IOFF-Verhältnisse bei Raumtemperatur zu erhalten, wenn gleichzeitig die

komplementären Barrieren geeignet sind, einen ambipolaren Strom weitestgehend zu

unterbinden [WST99]. Das Subschwellen- bzw. Sperrverhalten ist ein Hauptproblem

der SB-MOSFET-Technologie, da die Ladungsträgertransportmechanismen an den

Grenzflächen im großen Maße vom elektrischen Potenzial abhängen [WR00]. Insbesondere

in hochgradig skalierten Bauelementen sind geringe Strommodulationen aufgrund von

Kurzkanaleffekten und parallelen Strompfaden zu beobachten [CLR+00]. Calvet et al.

berichten in [CLR+00] und [CLR+02] über die Strommodulationsdegradation in SB-

MOSFET mit einkristallinem Silizium als Halbleitermaterial und PtSi-Kontakten. Bei

nahezu konstantem W/L-Verhältnis sinkt die Strommodulation von ION/IOFF ≈107in

Langkanaltransistoren mit L= 1,7µm auf ION/IOFF ≈10 in Kurzkanaltransistoren mit

L= 50 nm.

Eigene FEM-Simulationen6an einer einfachen Kurzkanaltransistorstruktur, die aus

sehr schwach dotiertem Silzium (NA= 1012 cm−3) als Halbleitermaterial im Aktivgebiet

und Aluminium-Drain-/Source-Elektroden besteht, zeigen ebenfalls, dass das ION/IOFF-

Verhältnis mit sinkender Kanallänge abfällt. Viel größeren Einfluss als die Kanallänge

weist offensichtlich die Dicke der Halbleiterschicht auf. Wie in Abbildung 4.11a zu erken-

nen ist, nimmt die Strommodulation mit steigender Schichtdicke stark ab. Transistoren

mit kurzen Kanallängen weisen ohnehin wesentlich geringere Stromverhältnisse auf, so

dass ausreichende ION/IOFF-Verhältnisse nur bei langen Transistorkanälen und äußerst

dünnen Halbleiterschichten erreicht werden. Die schlechten Verhältnisse bei dickeren

Schichten resultieren nicht aus einem Abfall der maximalen Stromdichte, sondern aus

dem unzureichenden Sperrverhalten [siehe Abbildung 4.11b]. Oberflächennah kann bei

der Inverted Staggered-Architektur ein parasitärer, leitfähiger Kanal erhalten bleiben,

obwohl der Transistorkanal an der Grenzfläche zum Dielektrikum unterbrochen wird. Je

6Informationen über die verwendeten Komponenten des Programmpakets ISE TCAD und der ver-

wendete Simulationsquellcode für ISE TCAD-Komponente DESSIS können dem Anhang B entnommen

werden. Für eine detaillierte Betrachtung der Finite-Elemente-Methode wird wiederum auf die einschlägige

Literatur verwiesen.

4.2 Einzelpartikeltransistoren

hHL in nm

ION/IOFF

10 100

100

101

102

103200 nm

150 nm

100 nm

50 nm

(a): Strommodulation

10−4

10−3

10−2

10−1

100

hHL in nm

10 100

200 nm

150 nm

100 nm

50 nm

JD/JD0

JD,max/JD,max0

JD,min/JD,max0

(b): Normierte Drain-Stromdichte

µFE in cm2(Vs)−1

10−4

10−3

hHL in nm

10 100

200 nm

150 nm

100 nm

50 nm

(c): Feldeffektladungsträgermobilität

hHL in nm

10 100

200 nm

150 nm

100 nm

50 nm

Vth in V

(d): Schwellenspannung

Abbildung 4.11: Simulierte Abhängigkeiten des ION/IOFF-Verhältnisses, der maximalen

und minimalen Drain-Stromdichten, der Feldeffektladungsträgermobili-

tät und der Schwellenspannung von der Schichtdicke hHL des Halblei-

terdünnfilms in Kurzkanal-Si-TFT mit der Kanallänge Lals Parameter.

Die Bor-Dotierung des Dünnfilms beträgt NA= 1012 cm−3. Die Kontakte

bestehen aus Aluminium.

dicker die Halbleiterschicht ist, desto weniger Einfluss hat das Gate-Potenzial auf den

parallelen, oberflächennahen Kanal. Für relativ dicke Schichten (hHL = 500 nm) zeigt

sich, dass der Sperrstrom so groß wird, dass nur noch Strommodulationen kleiner als 10

erreicht werden.

Neben der Nanopartikelschichtdicke nimmt das Material der Gate-Elektrode Einfluss auf

die Sperrcharakteristik. So wurde für n-dotierte Silizium-Gate-Elektroden ein geringerer

Leckstrom als für p-dotiertes Silizium nachgewiesen [WST99]. Vor diesen Hintergründen

ist das experimentell ermittelte ION/IOFF-Verhältnis für den Inverted Staggered-Transistor

mit L= 70 nm und hHL ≈300 nm nachvollziehbar.

Mit µFE = 5,6·10−4cm2(Vs)−1beträgt die Feldeffektbeweglichkeit nur einen Bruchteil

der in den Inverted Coplanar-Strukturen erreichten Mobilitäten. Auch diese Eigenschaft

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

10−

VGS in V

|JD|in nA/µm

−50510 15

VDS =−5 V

(a): Eingangkennlinie

xin µm

yin µm

0,0 0,20,40,60,8

0,0

0,2

0,4

0,6

SiO2

Si-NP

Source Drain

100

10−4

10−7

Jp/Jp,0

(b): Normierte Stromdichte

Abbildung 4.12: Transferkennlinie eines FEM-simulierten Si-Nano-TFT (a) und dessen

normierte Stromdichteverteilung im eingeschalteten Zustand (b)

ist mit dem Aufbau des Transistors zu begründen. Die Simulation der Stromdichtever-

teilung in Abbildung 4.12b zeigt, dass sich ein Transistorkanal an der Grenzfläche zum

Dielektrikum ausbildet. Ladungsträger müssen die Strecke zwischen Source-Elektrode

und der Grenzfläche bzw. zwischen der Grenzfläche und der Drain-Elektrode zusätzlich

zurücklegen. Direkt unter der Source-Elektrode bildet sich hierzu ein vertikaler Strompfad

aus. Ladungsträger auf dem Weg von der Grenzfläche zur Drain-Elektrode hingegen

bewegen sich aufgrund der Feldverteilung nicht auf direktem Weg zur Elektrode, sondern

werden auf der vom Source abgewandten Elektrodenseite abgeführt. Aus dem Strompfad

folgt, dass die effektive Weglänge der Ladungsträger bzw. die effektive Kanallänge des

Transistors ein Vielfaches des geometrischen Abstands zwischen Drain- und Source-

Elektrode beträgt. Die Feldstärke des transversalen elektrischen Feldes an der Grenzfläche

ist stark abgeschwächt, da sich die Potenzialfelder von Drain- und Source-Elektrode

näherungsweise halbkugelförmig ausbreiten. Die Ladungsträger erfahren somit kaum

eine treibende Kraft zur Fortbewegung. Die Abbildung 4.11c stellt den Zusammenhang

zwischen der simulierten Ladungsträgerbeweglichkeit und der Halbleiterschichtdicke mit

der Kanallänge als Parameter dar.

Aufgrund des oberflächennahen Strompfads ist der Einfluss des Gates in kurzkanaligen

Transistoren geringer als in langkanaligen. In Zusammenhang mit dem schlechten

Sperrverhalten von Kurzkanaltransistoren sinkt die Steilheit und somit die Feldeffektbe-

weglichkeit. Mit zunehmend längeren Kanälen wird dieser Teileffekt verringert, dennoch

erscheint die Feldeffektbeweglichkeit, in deren Berechnung lediglich VDS und Leinfließen,

aufgrund der geringen Potenzialdifferenz klein. Eine signifikante Senkung der Mobilität

in Abhängigkeit von der Halbleiterschichtdicke tritt in erster Näherung erst auf, wenn die

Schichtdicke die Kanallänge übersteigt.

Die FEM-Simulation lässt erwartungsgemäß auf einen Zusammenhang zwischen der

Schwellenspannung und der Schichtdicke des Halbleiters schließen [siehe Abbildung 4.11d].

Im Falle der simulierten Transistoren handelt es sich unabhängig von der Kanallänge

4.2 Einzelpartikeltransistoren

VGS in V

|JD|in A/µm

−4048

10−12

10−11

10−10

10−9

10−8

VDS =−0,01 V

VDS =−0,1 V

VDS =−0,5 V

VDS =−1 V

VDS =−2 V

VDS =−5 V

(a): Transferkennlinienfeld −VDS in V

Vth in V

0510 15

(b): VDS-Abhängigkeit der Schwellenspan-

nung

Abbildung 4.13: Simulation eines Si-Nano-TFT im Inverted Staggered-Aufbau. Der Tran-

sistor besitzt eine Kanallänge von L= 100nm und als Halbleitermaterial

200nm Si (NA≈1012 cm−3). Das Gate-Dielektrikum besteht aus 50nm

SiO2. Als Gate-Rückseitenelektrode dient p-Si (NA≈1012 cm−3). Die

Drain- und Source-Kontakte bestehen aus Aluminium.

und der Halbleiterschichtdicke um selbstleitende p-Kanal-Transistoren. Mit zuneh-

mender Schichtdicke verschiebt sich die Schwellenspannung in positive Richtung, d.h.

der Transistor benötigt immer höhere Spannungen, um den Sperrbereich zu errei-

chen. Zudem zeigen die Simulationen das Auftreten eines DIBL7-Effekts, der eine

Schwellenspannungsverschiebung mit steigender Drain-Source-Spannung bewirkt. In

Abbildung 4.13a ist das Transferkennlinienfeld eines simulierten Transistors (L= 100 nm,

hHL = 200 nm) für verschiedene Drain-Source-Spannungen dargestellt. Neben schlechteren

ION/IOFF-Verhältnissen mit höheren Drain-Source-Spannungen, die auf einer vermehrten

Ladungsträgerinjektion im Sperrbereich beruhen, ist eine Schwellenspannungsverschie-

bung zu erkennen. Werden die Schwellenspannungen gegen die Drain-Source-Spannungen

aufgetragen, so ergibt sich das Diagramm in Abbildung 4.13b. Ein typischer Wert für

den DIBL-bedingten Schwellenspannungsabfall in konventionellen MOSFET wird mit

100 mV/V angegeben [LSH03]. Der ermittelte Wert für den simulierten nanoskaligen

Transistor beträgt mit ca. 1750 mV/V ein Vielfaches. Es ist demnach zu vermuten, dass

auch die integrierten Nanopartikelbauelemente einem verstärkten DIBL-Effekt unter-

worfen sind. Ein Abfall der Schwellenspannung mit kürzeren Kanallängen (Vth-Fall-off )

ist nicht festzustellen. Bezüglich des DIBL-Effekts wird auf Abschnitt 5.3.1 verwiesen,

in dem über die Untersuchung des Schwellenspannungsabfalls im Zusammenhang mit

Zinkoxid-Nanopartikeln berichtet wird.

Qualitativ ähnelt der integrierte Einzelpartikeltransistor dem simulierten Bauele-

ment in großem Maße. Wie an der simulierten Transferkennlinie in Abbildung 4.12a

zu erkennen ist, ist der Verlauf durch die starke Ähnlichkeit zur Transferkennlinie in

7Drain Induced Barrier Lowering

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Abbildung 4.10a gekennzeichnet. Beide Transistoren zeigen p-Kanal-Verhalten. Sowohl

im offenen Zustand als auch im Sperrbereich bildet sich in beiden Bauelementen ein

Plateaubereich aus. Die Differenz der Schwellenspannungen und der Strommodulation

zwischen Experiment und Simulation ist mit den verschiedenen Halbleitereigenschaften

und den nicht vollständig nachgebildeten Kontakteigenschaften zu begründen.

Transistoren mit Phosphor-dotierten Silizium-Nanopartikeln

Aufgrund der geringen Stromstärke in Si-NP-EPT mit undotierten Nanopartikeln wird

versucht, die Leitfähigkeit des Kanals zu steigern, indem n-dotierte Silizium-Nanopartikel

als Halbleitermaterial verwendet werden. Wie aus den Transistorkennlinien in Abbil-

dung 4.14 ersichtlich ist, zeigt auch der Transistor mit n-dotierten Nanopartikeln ein

p-Kanal-Verhalten, obwohl wegen der Dotierung ein dominierender Elektronenstrom zu

erwarten ist. Hieraus lässt sich schließen, dass entweder die Metall-Halbleiter-Kontakte

einen Elektronenstrom verhindern oder die Dotierung in den Nanopartikeln elektrisch

nicht wirksam ist. Wird davon ausgegangen, dass die Partikelkonzentration ca. 2·1015 cm−3

beträgt, muss die Dotierstoffkonzentration zumindest dieselbe Größe aufweisen, damit im

Mittel ein Dotierstoffatom pro Nanopartikel vorliegt. Selbst bei einer wesentlich höheren

Dotierstoffkonzentration neigen die Phosphoratome zu einer vermehrten Diffusion zur

Oxidhüllengrenzfläche [NA96], so dass der Dotierstoff im Siliziumkristall elektrische

inaktiv ist. Die nicht unerhebliche Störstellenkonzentration maskiert den Dotiereffekt

zusätzlich [LSP+08]. Im Gesamten erscheinen die Nanopartikel demnach als undotiert

und bilden einen Löcherkanal aus. Die elektrische Inaktivität lässt sich auch aus der

maximalen Drain-Stromstärke ableiten, die nur unwesentlich größer als bei undotierten

Partikeln ist, obwohl sich eine Dotierung des Halbleiters theoretisch in einem signifikanten

VGS in V

|ID|in A

−6−4−2024

10−7

10−6

10−5

60,0

0,5

1,0

1,5

VDS =−1 V

q|ID|in m√A

(a): Transferkennlinie −VDS in V

|ID|in µA

012 3 4

VGS =−6...2 V

(b): Ausgangskennlinienfeld

Abbildung 4.14: Kennlinien eines Si-NP-EPT im Inverted Staggered-Aufbau. Der Tran-

sistor besitzt eine Kanallänge von L= 70nm und eine Weite von

W= 800µm. Das Gate-Dielektrikum besteht aus 30nm SiO2. Als Sub-

strat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100nm Aluminium. Die Parti-

kel sind mit Phosphor n-dotiert.

4.2 Einzelpartikeltransistoren

Anstieg des Drain-Stroms bemerkbar machen sollte. Es ist mit ID,max = 2,7·10−6A

nur ein Anstieg um den Faktor 3 zu beobachten, wobei dieser ebenfalls mit einer

Exemplarstreuung begründet werden kann.

Der untersuchte selbstleitende Transistor mit Vth = 0,38 V sperrt im Allgemeinen

schlechter als Bauelemente mit undotierten Nanopartikeln. Diese Tatsache schlägt sich

sowohl im ION/IOFF-Verhältnis mit ION/IOFF = 18 als auch im Subschwellenstromanstieg

mit S= 10,2 V/dek nieder. Unter Berücksichtigung des Ausgangskennlinienfelds in

Abbildung 4.14b wird geschlussfolgert, dass die Kontakte zum Halbleiter primär durch

das Drainpotenzial gesteuert werden. Eine Abhängigkeit des Drain-Stroms vom Gate-

Potenzial ist weniger stark ausgeprägt. Zudem scheint der Kontaktleitwert aufgrund des

flachen Kennlinienverlaufs im Anlaufbereich recht niedrig zu sein. Dennoch ist eine leicht

höhere Feldeffektbeweglichkeit von µFE = 6,5·10−4cm2(Vs)−1aus der Transferkennlinie

zu extrahieren.

Transistoren mit Bor-dotierten Silizium-Nanopartikeln

Bei der Verwendung von p-dotierten Si-Nanopartikeln mit Bor als Dotierstoff ist

erwartungsgemäß ein p-Kanal-Verhalten zu beobachten. Die Transistorkennlinien in

Abbildung 4.15 und im Speziellen das Ausgangskennlinienfeld in Abbildung 4.15b zeigen

einen relativ hohen Gate-Leckstrom, der jedoch nicht durch den gegenüber den bisher

vorgestellten Transistoren veränderten Dotierstoff, sondern vielmehr durch eine Exem-

plarstreuung in der Herstellung hervorgerufen wird. Unabhängig vom Gate-Leckstrom,

der über dem jeweiligen Messbereich nahezu konstant ist, ist ein Sättigungsbereich

im Ausgangskennlinienfeld zu erkennen. Dieser Bereich wird offensichtlich durch einen

weiteren Anstieg des Drain-Stroms beherrscht. Es ist naheliegend, dass der Anstieg

VGS in V

|ID|in A

−10 −50510

10−8

10−7

0,15

0,20

0,25

0,30

VDS =−1 V

0,35

q|ID|in m√A

(a): Transferkennlinie −VDS in V

|ID|in nA

012 3 4

100 VGS =−10...10 V

(b): Ausgangskennlinienfeld

Abbildung 4.15: Kennlinien eines Si-NP-EPT im Inverted Staggered-Aufbau. Der Tran-

sistor besitzt eine Kanallänge von L= 80nm und eine Weite von

W= 2000µm. Das Gate-Dielektrikum besteht aus 30nm SiO2. Als Sub-

strat und Gate-Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 100nm Aluminium. Die Parti-

kel sind mit Bor p-dotiert.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Tabelle 4.4: Übersicht über die elektrischen Transistorparameter der Silizium-NP-Einzel-

partikeltransistoren im Inverted Staggered-Aufbau mit unterschiedlicher Na-

nopartikeldotierung und Aluminium-Drain-/Source-Elektroden. L≈70 nm,

W= 800µm für undotierte und n-dotierte Partikel, L≈80 nm, W= 2000µm

für p-dotierte Nanopartikel. Die Rückseiten-Gate-Elektrode besteht aus

p-Silizium (NA≈1015 cm−3). Als Gate-Dielektrikum dient SiO2mit ǫr= 3,9

und ti= 30nm.

NP-Dot. ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

i 36 −0,25 5,6·10−41,7

n 18 0,38 6,5·10−410,2

p 3,7 2,4 6,5·10−665,1

entweder durch eine erhöhte Ladungsträgerinjektion einen raumladungsbegrenzten

Strom [LM70] oder durch ein ambipolares Bauelementverhalten hervorgerufen wird. Eine

genaue Differenzierung der beiden Mechanismen ist unter Berücksichtigung des erhöhten

Gate-Leckstroms nicht möglich.

Mit einer Schwellenspannung Vth = 2,4 V ist der Transistor selbstleitend. Sein Sperrver-

mögen ist aufgrund der Kontakte zwischen Aluminium und p-Si geringer [RM91], wobei

der Gate-Leckstrom die Kennlinienmessung zusätzlich beeinträchtigt. Es kann aus der

Transferkennlinie lediglich ION/IOFF = 3,6 und S= 65,1 V/dek extrahiert werden. Die

Ladungsträgerbeweglichkeit ist mit µFE = 6,5·10−6cm2(Vs)−1zwei Größenordnungen

schlechter als bei den zuvor genutzten Nanopartikeln.

Auch bei den Bor-dotierten Nanopartikeln ist zweifelhaft, ob der Dotierstoff elek-

trisch aktiv ist. Trotz der in [LSP+08] für Bor nachgewiesenen Anreicherung des

Silizium-Kerns in Nanopartikeln zeigt sich kein Anstieg des maximalen Drain-Stroms

gegenüber Bauelementen mit undotierten Nanopartikeln. Es kann demnach davon

ausgegangen werden, dass entweder eine unzureichende Menge des Dotierstoffs während

der Nanopartikelsynthese in den Feststoff eingebaut wurde, der eingebrachte Dotierstoff

elektrisch inaktiv ist oder durch die hohe Störstellendichte maskiert wird.

Vergleich

Eine Zusammenstellung der wichtigsten Transistorparameter der untersuchten

Inverted Staggered-Einzelpartikeltransistoren mit p-, n- und undotierten Silizium-

Nanopartikeln ist in Tabelle 4.4 aufgeführt. Im Vergleich ist zu erkennen, dass

Transistoren mit undotierten Nanopartikeln bezüglich ihrer Leistungsfähigkeit insgesamt

den Bauelementen mit dotierten Nanopartikeln überlegen sind. Zwar sind die Ladungs-

trägerbeweglichkeit und der maximale Drain-Strom gegenüber den n-dotierten Partikeln

leicht niedriger, doch steht dem das vergleichsweise gute Sperrverhalten gegenüber.

Außerdem ist das selbstsperrende Verhalten als Vorteil zu werten, da hierdurch der

Aufbau von logischen Schaltungen stark vereinfacht wird.

4.2 Einzelpartikeltransistoren

Ursache für die guten Eigenschaften des undotierten Halbleiterbauelements ist mit

großer Wahrscheinlichkeit die Ausbildung von Kontakten zwischen Halbleiter und Metall-

elektroden, die für die Integration von Transistoren geeignet sind. Wie bereits anhand

der Grundcharakterisierung der verwendeten Nanopartikel in Kapitel 1.2.3 vermutet

wird, kann insgesamt gefolgert werden, dass die Dotierung von Nanopartikeln bzw. die

Verwendung von dotierten Nanopartikeln in den vorgestellten Transistoren als nicht

sinnvoll bewertet werden kann, da:

•sowohl für n-, p- als auch für undotierte Nanopartikel ein p-Kanal-Verhalten erreicht

wird und die Dotierung somit nicht die Majoritätsladungsträgerart bestimmt;

•eine Steigerung der Treiberfähigkeit (maximaler Drain-Strom) nicht eintritt;

•die Dotierung nur geringen Einfluss auf die Kontakteigenschaften zu den Metallelek-

troden hat.

Insbesondere der letzte Punkt zeigt, dass – auch wenn die Dotierung zu keiner wesentlichen

Änderung der Bandstruktur führt – die Wahl eines undotierten Halbleiters vorteilhaft ist.

Während sich zu vermeintlich n- oder p-leitenden Nanopartikeln Kontakte ausbilden, die

für die Strommodulation nachteilig sind, erzeugen Übergänge zu undotiertem Material

Kontakte, die eine Überflutung des Halbleiters mit Ladungsträgern in gewissem Maße

einschränken, ohne zu hohe Kontaktwiderstände in Vorwärtsrichtung zu erzeugen.

4.2.3 Degradationsverhalten

Ein häufig beschriebener Vorteil von elektronischen Bauelementen mit anorganischen

Halbleiternanomaterialien ist das Ausbleiben einer alterungsbedingten Degradati-

on [SFC+05, HZGB09, SR07]. Während organische Halbleiterbauelemente ohne jegliche

Kapselung des Halbleitermaterials zum Schutz vor der Umgebungsatmosphäre Einbußen

der Ladungsträgerbeweglichkeit um mehrere Größenordnungen aufweisen, sind die

Wechselwirkungen von Silizium-Nanostrukturen mit der Atmosphäre vergleichsweise

gering ausgeprägt, zumal diese im Gegensatz zu organischen Halbleitern reversibel

sind [Wö08,Pann06,PDH+07,YYL08,CNHL99,SWB89].

Die Kennlinien in Abbildung 4.16 zeigen das Verhalten eines Transistors im

Inverted Staggered-Aufbau nach einer Lagerzeit von sechs Monaten an Luft8. Zum

direkten Vergleich sind die Messpunkte der Kennlinien des Transistors nach der Herstel-

lung als offene Kreismarker in die Diagramme eingefügt.

Qualitativ stellt sich weder im Ausgangskennlinienfeld noch in der Transferkennlinie

ein gravierender Unterschied dar. Lediglich die Leckströme im Ausgangskennlinienfeld

8Der nach sechs Monaten charakterisierte Transistor befindet sich in direkter Nähe des Transistors

in Abbildung 4.10; dieser wurde während der anfänglichen Messungen zerstört. Es kann dennoch davon

ausgegangen werden, dass sich beide Transistoren zumindest bezüglich der Alterung in ihrem Verhalten

gleichen.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

VGS in V

|ID|in A

−6−4−202

10−8

10−7

10−6

VDS =−1 V

6 Monate

0 Monate

µA

(a): Transferkennlinie −VDS in V

|ID|in µA

00,51,01,52,0

0,0

0,5

1,0

1,56 Monate: VGS =−1...0,5 V

0 Monate: VGS =−2...1 V

(b): Ausgangskennlinienfeld

Abbildung 4.16: Kennlinien eines Si-NP-EPT im Inverted Staggered-Aufbau nach einer

Lagerzeit von sechs Monaten in Umgebungsatmosphäre im Vergleich

zur Charakteristik nach der Herstellung. Der Transistor besitzt eine

Kanallänge von L= 70nm und eine Weite von W= 800µm. Das

Gate-Dielektrikum besteht aus 30 nm SiO2. Als Substrat und Gate-

Rückseitenelektrode dient p-Si (NA≈1015 cm−3). Die Drain- und Source-

Kontakte bestehen aus 100nm Aluminium. Die Partikel sind undotiert.

sind erhöht. Das Auftreten eines verstärkten Gate-Leckstroms führt zu der Annah-

me, dass eine Degradation des Gate-Dielektrikums während der Lagerzeit auftritt.

Das Auftreten einer beschleunigten Degradation von SiO2durch Feuchtigkeit ist

bekannt [SAr82, KG66, KMR07]. Klampaftis et al. nennen hierfür als die drei

wichtigsten Mechanismen die Reaktion von diffundierten Wassermolekülen mit Wasser-

stoffatomen an der Si-SiO2-Grenzfläche, die Bildung von Kieselsäure und eine damit

verbundene Zerstörung des Gate-Oxides sowie die Anlagerung von Oberflächenladun-

gen [KMR07]. Eine weitere Folge der angelagerten Feuchtigkeit ist die Neigung der

polaren Oberfläche, weitere Verunreinigungen anzuziehen und hierdurch eine indirekte

Degradation des Dielektrikums zu bewirken [RYSS04].

Auch wenn die Steigungen der Kennlinien im Anlaufbereich des Transistors als Maß

für die Kontaktwiderstände ungefähr gleich sind, ist die Veränderung der Kontakteigen-

schaften zu den Drain- und Source-Elektroden eine mögliche Erklärung für den kleineren

Drain-Strom in der Transferkennlinie. Eine Degradation der Ladungsträgermobilität ist

unwahrscheinlich, da mit µFE = 1,6·10−3cm2(Vs)−1der berechnete Wert für den älteren

Transistor doppelt so hoch ist wie für den unmittelbar nach der Herstellung vermessenen

Transistor. Bezüglich der Mobilität besteht somit ein entscheidender Unterschied zu

organischen Halbleiterbauelementen, die vornehmlich durch eine Ladungsträgerbeweg-

lichkeitsreduktion altern [PDH+07]. Eine Exemplarstreuung kann ebenfalls mit großer

Wahrscheinlichkeit ausgeschlossen werden, da für sämtliche nach sechs Monaten vermes-

sene Transistoren die Tendenz eines abgeschwächten Drain-Stroms auftritt. Vorteil der

veränderten Kontakteigenschaften durch Degradation ist die Tatsache, dass der Drain-

Strom im Sperrbereich doppelt so stark abfällt wie im Durchlassbereich. Somit steigt die

4.3 Zusammenfassung und Bewertung von Si-NP-FET

Tabelle 4.5: Übersicht über die elektrischen Transistorparameter eines Si-NP-

Einzelpartikeltransistors im Inverted Staggered-Aufbau nach einer Lagerzeit

von 0 und 6 Monaten an Luft. L≈70nm, W= 800µm, ti= 30 nm und

ǫr= 3,9. Die Rückseiten-Gate-Elektrode besteht aus p-Si (NA≈1015 cm−3).

Lagerzeit ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

0 Monate 36 −0,25 5,6·10−41,7

6 Monate 73 0,1 1,6·10−36,5

Strommodulation auf ION/IOFF = 73. Trotz des verbesserten ION/IOFF-Verhältnisses ver-

schlechtert sich das Sperrverhalten mit einem Subschwellenstromanstieg S= 6,5 V/dek.

Neben den bisher genannten Effekten ist eine geringe Verschiebung der Schwellenspan-

nung um ∆Vth = 0,35 V auf Vth = 0,1 V zu beobachten, so dass der Transistor nun

leicht selbstleitend ist. Augenscheinlich bewirkt die Adsorption von Umgebungsfeuchte

eine Schwellenspannungsverschiebung in positive Richtung wie in Abschnitt 4.2.1 [CN-

HL99,SWB89,YYL08].

Insgesamt ist zu bemerken, dass eine Degradation während Lagerung an Luft nur

in geringem Maße durch eine Feuchtigkeitseinwirkung eintritt. Gegenüber organischen

Transistoren sind Silizium-Nanopartikelbauelemente daher als alterungsresistent zu

bezeichnen, so dass eine Kapselung zunächst nicht notwendig ist. Sie sollte aber für

den späteren Einsatz der Transistoren in integrierten Schaltungen durchgeführt werden,

wenn die vorgesehene Funktionsdauer die Lebensdauer der ungekapselten Bauelemente

übersteigt. Für die spätere Integration auf Foliensubstraten ist die Permeabilität der

Substrate zu berücksichtigen [Diek08].

Die Übersicht über die Transistorparameter nach der Herstellung und nach einer Lagerzeit

sechs Monaten ist in Tabelle 4.5 aufgeführt.

4.3 Zusammenfassung und Bewertung von Si-NP-FET

Durch die Verwendung von Silizium-Nanopartikeldispersionen lassen sich kostengünstige

Feldeffekttransistoren integrieren. Die Untersuchungen zeigen, dass die Integration von

Dünnfilmtransistoren zwar möglich ist, die Transistoreigenschaften jedoch im Vergleich

zur organischen Elektronik als schlecht zu bewerten sind. Gründe hierfür sind hohe Kon-

taktwiderstände sowie äußerst niedrige Leitwerte der Nanopartikelschicht, hervorgerufen

durch die SiOx-Hüllen der Nanopartikel. Vergleiche mit bisherigen Ergebnissen aus der

Literatur sind nicht möglich, da einerseits nur sehr wenige Veröffentlichungen existieren,

andererseits die berichteten Werte von Dickfilm-Transistoren in [BH06, HZGB09] nur

schwierig zu vergleichen sind.

Im Gegensatz zu den Dünnfilmtransistoren zeigen Einzelpartikeltransistoren mit Silizium-

Nanopartikeln eine deutlich bessere Leistungsfähigkeit. Insbesondere die Verwendung von

undotierten Nanopartikeln ist vorteilhaft. In Abbildung 4.17 sind die Ladungsträgerbeweg-

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

Transistor

µFE in cm2(Vs)−1

IC/TFT

IC/EPT/i

IC/EPT/i/Temp

IC/EPT/i/Tego

IS/EPT/i

IS/EPT/n

10−7

10−5

10−3

10−1

IS/EPT/p

100

101

102

103

µFE

ION/IOFF

Abbildung 4.17: Vergleich von Ladungsträgerbeweglichkeit und ION/IOFF-Verhältnis zwi-

schen den integrierten Silizium-Nanopartikel-Feldeffekttransistoren

lichkeit und das ION/IOFF-Verhältnis als Vergleichsparameter für die Si-Nanopartikel-FET

dargestellt. Einzelpartikeltransistoren in der Inverted Coplanar-Bauform bieten gegenüber

den Inverted Staggered-Bauelementen eine generell höhere Strommodulation bei gleichen

oder besseren Ladungsträgerbeweglichkeiten. Besonders hervorzuheben ist der Transistor,

der durch den Zusatz von Tego Dispers 750W zur Nanopartikeldispersion hergestellt

wurde. Dieser zeigt die beste Performance aller integrierten Si-NP-FET, leidet jedoch

unter einem starken Hystereseeffekt.

Ein Vorteil der Inverted Staggered-Architektur ist der vereinfachte Herstellungsprozess,

der außerdem zu einer höheren Ausbeute funktionierender Bauelemente führt, da die

Abscheidung der Nanopartikel in Zwischenräume, wie sie bei Inverted Coplanar-EPT

notwendig ist, nicht reproduzierbar und in ausreichender Qualität möglich ist.

Unter Berücksichtigung eines Performance-Kosten-Kriteriums bieten somit die Tran-

sistoren mit undotierten Nanopartikeln sowohl im Inverted Coplanar-Aufbau mit

Tego Dispers als auch im Inverted Staggered-Aufbau eine hohe Leistungsfähigkeit. Diese

schlägt sich nicht nur in den Parametern der Strommodulation und der Mobilität nieder,

sondern auch in Schwellenspannungen nahe 0V und guten Subschwellenstromanstiegen.

Die Barrierenhöhe des Schottky-Kontakts zwischen Drain-/Source-Elektroden und

dem Silizium als Halbleiter lässt sich durch die geeignete Wahl eines Kontaktmaterials

anpassen. Zur Auswahl stehen hier insbesondere die Silizide von Edelmetallen (Pt, Pd

etc.) und seltener Erden (z.B. Yb, Dy, Er etc.), die je nach Material die Integration von

p- als auch von n-Kanal-Transistoren ermöglichen [Maex95]. Neben den Materialkosten

ist die Neigung zur schnellen Oxidation ein gravierender Nachteil. Die Oxidationsneigung

4.3 Zusammenfassung und Bewertung von Si-NP-FET

erfordert eine sofortige Passivierung nach der Abscheidung, noch bevor die Oberfläche

mit Luftsauerstoff in Kontakt kommt. Ein derartiger Oberflächenschutz ist bei den vor-

gestellten Inverted Coplanar-Transistoren nicht und bei Inverted Staggered-Transistoren

nur mit hohem Aufwand möglich, so dass diese Materialien zunächst nicht von Interesse

sind. Metallische Elektroden (Al, Ti etc.) zeigen durch den Fermi-pinning-Effekt ähnlich

ausgeprägte Barrierenhöhen [Sze81]. Da während der Herstellung Haftungsprobleme

von Cr, Ni, Ti bzw. Au zum Untergrund auftreten und somit eine Integration von

funktionsfähigen Bauelementen nicht möglich ist, muss an dieser Stelle auf einen direkten

Vergleich verzichtet werden.

Insgesamt ist es im Rahmen dieser Arbeit erstmals gelungen, großflächig Silizium-

Nanopartikel-basierte Bauelemente in lateraler Bauform zu integrieren, die einzelne

Nanopartikel als Aktivgebiet nutzen und annehmbare Leistungsparameter erreichen. Als

Vergleich in der Literatur können nur vertikal integrierte Transistoren von Ding et al.

in [DDB+06] und Song et al. in [SDB+07] herangezogen werden, die allein schon

deswegen Nachteile besitzen, da sie aufwendig hergestellt und nicht für ein Schaltungs-

layout geeignet sind. Dennoch zeigen auch jene Transistoren, ebenso wie die in dieser

Arbeit vorgestellten Bauelemente, selbstleitende Charakteristiken, jedoch bleibt dort ein

Sättigungsverhalten aus. Stattdessen tritt ein quadratischer Zusammenhang zwischen

VDS und IDauf. Ladungsträgerbeweglichkeiten werden nicht angegeben; die erreichten

Strommodulationen liegen bei ca. 20 bis 30, also teilweise unterhalb der hier erreichten

Werte.

Kapitel 4 Feldeffekttransistoren mit Silizium-Nanopartikeln

100

Kapitel 5

Feldeffekttransistoren mit

Zinkoxid-Nanopartikeln

Alternativ zu Transistoren mit Silizium-Nanopartikeln lassen sich auch Bauelemente mit

Zinkoxid als Halbleitermaterial integrieren. Da nanopartikuläres Zinkoxid als homogenes

oxidisches Material nicht zur Ausbildung einer isolierenden Hülle neigt, verringert sich

die Problematik der elektrischen Kontaktierung bezüglich der Nanopartikelhülle und

der Konzentration umladbarer Haftstellen, die durch den oberflächlichen Isolator und

seine Grenzschicht hervorgerufen wird. Prozesstechnisch findet eine Substitution der

verwendeten Nanopartikeldispersionen statt. Weitere Vorteile von Zinkoxid sind die

Verfügbarkeit, Transparenz im optischen Bereich sowie die sensorischen Eigenschaften des

Materials [Jaga06,MO09].

Aus der Literatur sind bislang nur Dünnfilmtransistoren bekannt; Einzelpartikel-

transistoren mit ZnO-Nanopartikeln werden nicht beschrieben. Die in der Literatur

vorgestellten Untersuchungen an ZnO-Nanopartikel-TFT erstrecken sich auf die Einflüsse

von Partikelformen, einer thermischen Behandlung, Dispergieradditiven und alternativen

Gate-Dielektrika [LJK+07, LJJ+08, OMNH08, BNMH09, FBJ+09, MBNH10]. Auch wenn

grundlegende Eigenschaften jener Transistoren bereits bekannt sind, werden in diesem

Kapitel Transistoren vorgestellt, die unter vergleichbaren Bedingungen integriert werden.

Allein die Verwendung einer nicht identischen Nanopartikelsuspension bedingt unmittelbar

andere elektrische Eigenschaften, die es zu untersuchen gilt. Neben den Partikeleigen-

schaften selbst resultieren die Eigenschaften hauptsächlich aus der Wechselwirkung

mit den umgebenden Materalien. Über die Integration und Charakterisierung hinaus

werden weiterhin an einfachen ZnO-Nanopartikel-TFT Effekte vorgestellt, die durch die

Shockley-Gleichungen nicht erfasst werden und in die Modellgleichungen eingebracht

werden. Daher behandeln die Abschnitte 5.3 und 5.4 zunächst die Integration und eine

grundsätzliche Charakterisierung von FET mit gemeinsamen Rückseiten-Gate-Elektroden,

wobei die Rückseiten-Elektrode aus dem leicht p-dotierten Silizium-Substrat und das Gate-

Dielektrikum aus elektrisch stabilem, thermisch gewachsenem Oxid bzw. LPCVD-Si3N4

bestehen. Anhand dieser Transistoren werden Aussagen über die geeignete Auswahl von

Kontaktmetallen, über die Prozessierung zur Kontaktherstellung, über den Einfluss der

Architektur getroffen sowie schlussendlich die Analyse und Modellierung der auftretenden

Effekte durchgeführt. Durch die Einschränkung des Dielektrikums ist die Integration

nur in Bottom-Gate-Konfigurationen möglich, also nicht in den Noninverted Staggered-

Bauformen. Da sich Transistoren mit frei beschaltbaren Gate-Elektroden in ihrer Eignung

101

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

für den Schaltungsaufbau und durch alternative Gate-Dielektrika unterscheiden, werden

diese gesondert in Abschnitt 5.6 untersucht.

Zusätzlich werden Einzelpartikeltransistoren vorgestellt, die sowohl gemeinsame Rück-

seiten-Gate-Elektroden als auch frei beschaltbare Gate-Elektroden aufweisen.

5.1 Einfluss der Umgebungsatmosphäre auf das

Transistorverhalten

Metalloxide sind aufgrund von Adsorptions- und Desorptionsvorgängen an der Oberfläche

geeignet, oxidierende und reduzierende Gase, insbesondere O2und H2O, zu detektie-

ren [BW01]. Auf die Zusammensetzung der Atmosphäre reagiert somit auch ZnO mit

der Veränderung der elektrischen Eigenschaften. In seiner nanopartikulären Form zeigt

ZnO wegen der großen Oberfläche eine verstärkte Wechselwirkung mit der umgebenden

Atmosphäre [LXL04]. Zu erwarten ist demnach ein Einfluss der Atmosphäre, insbesondere

der Luftfeuchtigkeit auf die Transistorkennlinien [Walt08].

In Gegenwart von Feuchtigkeit und Sauerstoff bilden sich an der Oberfläche sowohl

Hydroxyl- (OH−) als auch Sauerstoffionenadsorbate, hauptsächlich in Form von O−, O2−

und O2

−. Diese Adsorbate wirken wie Akzeptoren, die Ladungsträger aus dem Kristall

einfangen [Naga71,BW01, BW03, FWC+04, FKS06, SHKL08]. Hingegen erzeugt ungesät-

tigtes Zn+im Kristall (Defektstellen) freie Elektronen. Somit steigt die Elektronendichte

bei Desorption von Hydroxylgruppen sowie Sauerstoffionen und sinkt entsprechend

bei Adsorption. Ein entgegengesetzter Prozess in Anwesenheit von Feuchte ist die

Neutralisation des elektrischen Feldes an der Oberfläche. Das Prinzip ist in Abbildung 5.1

dargestellt. Ohne physikalisch adsorbiertes Wasser ist die oxidische Oberfläche nur teil-

weise durch das chemisorbierte Wasser neutralisiert, so dass zwischen der Oberfläche und

den Sauerstoffionen starke Bindungen entstehen. Durch die physikalische Adsorption von

H2O entsteht eine Dipolschicht, die das elektrische Feld abschirmt. Somit können Sauer-

stoffionen nur noch schwach an die Oberfläche gebunden werden und ein Elektron aus der

vorherigen starken Bindung steht für den Ladungsträgertransport zur Verfügung [Morr81].

OH−

H+

−

−+nH2O⇋

Abbildung 5.1: Neutralisation der Oberflächenladung durch Adsorption von Wasser und

Abschwächung der Bindungsenergie zu Sauerstoffionen nach [Morr81]

102

5.1 Einfluss der Umgebungsatmosphäre auf das Transistorverhalten

Während die Akzeptorwirkung der Adsorbate eine Absenkung der thermisch gene-

rierten Ladungsträgerdichte bewirkt, werden durch Bindungsschwächung Elektronen in

den Kristall injiziert. Beide Effekte bewirken im Transistor das frühe Auftreten eines

raumladungsbegrenzten Stroms, da die Dichte injizierter Ladungsträger die Dichte

thermisch generierter Ladungsträger bei geringerem VDS erreichen kann [LM70]. In den

Ausgangskennlinien von ZnO-Nanopartikel-Dünnfilmtransistoren ist ein Ausbleiben eines

definierten Sättigungsverhaltens zu beobachten. Je höher die Luftfeuchtigkeit ist, desto

schwächer ist die Sättigung des Drain-Stroms ausgeprägt [Walt08]. An seine Stelle tritt

ein quadratischer Zusammenhang zwischen Drain-Source-Spannung und Drain-Strom.

Ebenfalls verschiebt sich die Schwellenspannung in den selbstleitenden Bereich, da

die vermehrten freien Elektronen ein größeres negatives Potenzial erfordern, um den

Transistorkanal zu sperren.

Im Allgemeinen ergibt sich aus der Sensitivität gegenüber der Umgegebungsatmosphäre

die Forderung nach einer konstanten, definierten Messatmosphäre. Bubel untersuchte

das elektrische Verhalten von ZnO-Nanopartikelschichten nach einer Lagerung in N2mit

O2- und H2O-Konzentrationen jeweils kleiner als 1 ppm [Bube09]. Es stellte sich heraus,

dass die Leitfähigkeit mit zunehmender Zeit gemäß der Desorptionstheorie von Redhead

ansteigt, aber lediglich mit ca. 0,7 bis 0,9 Größenordnungen pro Tag [Redh62]. Erst

nach sechs Tagen Lagerzeit ergibt sich ein Gleichgewichtszustand mit einer konstanten

Leitfähigkeit. Weiterhin konnte ermittelt werden, dass die Störstellendichte innerhalb der

ersten vier Tage der Lagerzeit lediglich von 6,2·1020 cm−3auf 5,3·1020 cm−3abfällt, so

dass gefolgert wird, dass erstens nicht sämtliche Atmosphärenadsorbate desorbieren und

zweitens der in [Bube09] verwendete Dispersionsstabilisator einen nicht unerheblichen

Einfluss auf das Leitfähigkeits- und das Desorptionsverhalten nimmt. Sowohl der recht

langsame Desorptionsvorgang als auch das realitätsferne Betriebszenario einer genau

definierten und an Sauerstoff und Feuchtigkeit verarmten Atmosphäre legen nahe, dass

Messungen unter normalen Raumbedingungen für die Charakterisierung von Bauelemen-

ten mit nanopartikulärem ZnO zunächst vollkommen ausreichend sind. Methoden zur

Kapselung für zukünftige Bauelemente sind hinreichend bekannt und grundlegend für

ZnO-basierte Transistoren geeignet [PDH+07,SHKL08].

Einen größeren Stellenwert für die Störstellenkonzentration nehmen das Syntheseverfahren

zur Herstellung der Nanopartikel, das Dispergierverfahren, die Prozesstechnik zur Inte-

gration der Transistoren und die Joulesche Erwärmung während der Charakterisierung

ein [RAA+07,PSG06,DDB+06,LJJ+08].

Die Transistorparameter lassen sich auch durch die Atmosphäre während der Schicht-

herstellung bzw. während eines Annealing-Schritts nach der Abscheidung der ZnO-

Nanopartikel beeinflussen. Es gilt, dass durch den verstärkten Einbau von Sauerstoff

während eines Annealings die Ladungsträgerdichte durch den Abbau von Donatorzustän-

den reduziert wird und das ZnO einen stärkeren halbleitenden Charakter erhält. Für eine

tiefergehende Betrachtung wird auf Abschnitt 3.4.1 verwiesen.

103

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

5.2 Auswahl des Kontaktmetalls für die Drain- und

Source-Elektroden

Eine gezielte Auswahl des Elektrodenmaterials zur Herstellung von geeigneten Kontakten

auf Zinkoxid ist verglichen mit Silizium wesentlich schwieriger. Die Abbildung 5.2 zeigt

die Lage der Energiebänder in ZnO-Nanopartikeln und die Austrittsarbeiten ausgewählter

Metalle. Da davon ausgegangen werden kann, dass im Zinkoxid Sauerstofffehlstellen

existieren und diese als Donatoren wirken, ist in der Grafik das Zinkoxid als n-leitend

mit dem Fermienergieniveau in der oberen Hälfte der Bandlücke angedeutet [Jaga06]. Die

folgenden Erläuterungen beziehen sich daher auf n-leitendes ZnO.

Gemäß Gleichung (1.7a) bildet sich zwischen Aluminium bzw. Titan und ZnO nur eine

sehr geringe Potenzialbarriere für Ladungsträger aus, so dass die Kontakte als ohmsch

bezeichnet werden können. Experimentell ermittelte Kontaktwiderstände werden in der

Literatur mit ρR,c= 9,0·10−7Ωcm2für Ti/Al-Stapelkontakte, ρR,c= 1,5·10−5Ωcm2

für Ti/Au-Stapelkontakte und ρR,c= 8,0·10−4Ωcm2für reine Al-Kontakte angege-

ben [KJK+02a,KBK+04,GGB+04].

Schottky-Kontakte auf Zinkoxid, die es ermöglichen, ein besseres Sperrverhalten

zu erreichen, können mit Metallen realisiert werden, die eine größere Austrittsarbeit

besitzen. Hierfür kommen vorrangig die Edelmetalle Gold, Platin, Palladium und

Silber in Betracht [ITY+06]. Die Barrierenhöhe der Schottky-Kontakte folgt jedoch

nicht der Differenz zwischen Elektronenaffinität des Halbleiters und der Austritts-

arbeit des Metalls, da der Einfluss der Oberflächenzustände nicht vernachlässigbar

ist. Angegeben werden Barrierenhöhen von qφBn = 0,79...0,93 eV für Pt-Kontakte,

qφBn = 0,59...0,71 eV für Au-Kontakte und qφBn = 0,58...0,68 eV für Ag- und

Pd-Kontakte [GGB+04, CFH+04, WKL+04]. Da durch die Kontaktierung mit Gold

Schottky-Übergänge mit guten Idealitätsfaktoren realisierbar sind [ITY+06], können

Transistoren mit Zinkoxid als Halbleitermaterial integriert werden, deren Steuerbarkeit

theoretisch sowohl durch die Kontakteigenschaften als auch durch einen Akkumulati-

onskanal gegeben ist. Ohmsche Kontakte mit Aluminium hingegen ermöglichen die

Untersuchung an Transistoren, deren Steuerbarkeit ausschließlich durch die Ladungsträ-

gerakkumulation bestimmt wird. Sofern sich die Erkenntnisse über die Kontaktierung

auf nanopartikuläres ZnO übertragen lassen, gelten die Annahmen auch für die in dieser

Arbeit untersuchten Nanopartikeltransistoren.

Um Erkenntnisse über die Barrierenhöhen von Metallen zu nanopartikulärem Zink-

oxid zu gewinnen, wird die Ausgangskennlinie bei VGS ≈Vth (Flachbandfall) ausgewertet.

In diesem Fall kann die Struktur stark vereinfacht als Diode angenommen werden. Die

Barrierenhöhe in Dioden lässt sich aus der log (I)-V-Charakteristik berechnen, indem

der Sperrsättigungstrom durch Extrapolation bestimmt wird. Für die Barrierenhöhe gilt

nach [Sze81]

qφBn =kT ln A∗∗ T2

Js!,(5.1)

104

5.2 Auswahl des Kontaktmetalls für die Drain- und Source-Elektroden

PSfrag

−4

−5

−6

−7

−8

EC=−4,0 eV

EV=−7,24 eV

EF>−5,62 eV

Al (qφM=−4,28 eV)

Ti (qφM=−4,33 eV)

Cr (qφM=−4,5 eV)

Au (qφM=−5,1 eV)

Pd (qφM=−5,12 eV)

Pt (qφM=−5,65 eV)

E[eV] Evac = 0 eV

ZnO-NP Kontaktmetalle

Abbildung 5.2: Lage der Bandkanten von ZnO-Nanopartikeln und der Austrittsarbeiten

ausgewählter Metalle1

wobei die effektive Richardson-Konstante A∗∗ für ZnO mit

A∗∗ =4πqk2m0e

h3m∗

m0e (5.2)

abgeschätzt werden kann2, so dass A∗∗ ≈32,4 Acm−2K−2ist [MO09,Sze81].

Die Kontaktierung des Valenzbandes mit den gegebenen Metallen ist aufgrund der

energetisch ungünstigen Lage nicht möglich. Dennoch kann eine Ladungsträgerinjektion

in das Valenzband bei einer starken Bandverbiegung außerhalb des thermodynamischen

Gleichgewichts, z.B. durch den Tunneleffekt, auftreten. Im Allgemeinen werden Transisto-

ren demnach als n-Kanal-FET auftreten. Eine gezielte p-Dotierung der Nanopartikel zur

Integration von p-Kanal-Transistoren ist wegen der eingeschränkten Löslichkeit bzw. der

nicht reproduzierbaren Dotierung bislang weder in Bulk-ZnO noch in nanopartikulärem

Zinkoxid möglich [Jaga06,MO09,PNI+03].

1Die Lage des Ferminiveaus ist in der Grafik willkürlich, aber aufgrund der intrinsischen n-Dotierung,

welche durch Sauerstofffehlstellen erzeugt wird, mit EF>−5,62 eV gewählt.

2Die Abschätzung der effektiven Richardson-Konstante ist als hinreichend anzunehmen, da eine

Abweichung von 100% für die Barrierenhöhe lediglich eine Änderung um 0,018 eV bedeutet.

105

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

5.3.1 Inverted Coplanar-Architektur

Bauelementintegration

Als Substrat und Rückseiten-Gate-Elektrode für die Transistoren dienen Bor-dotierte,

einkristalline Silizium-Wafer. Als Gate-Dielektrikum werden 300 nm SiO2durch

feuchte Oxidation thermisch aufgewachsen. Auf dem Dielektrikum werden Aluminium-

Interdigital-Strukturen mit einer Dicke von 200 nm als Drain- und Source-Elektroden

erzeugt. Anschließend wird 1ml einer unverdünnten ZnO-Nanopartikelsuspension durch

eine Schleuderbeschichtung bei 2000 min−1für 30 s abgeschieden und das Dispersions-

mittel bei einer Temperatur von 120◦

C für 120 s auf der Hot-plate ausgetrieben. Da

Voruntersuchungen gezeigt haben, dass bei der Abscheidung durch Spin-Coating über 3D-

Topographien Bereiche entstehen, die von Partikeln nicht ausreichend beschichtet werden

und somit schlechte elektrische Kontakte entstehen, wird die Nanopartikelabscheidung

insgesamt drei Mal durchgeführt. Die Inhomogenität der Schleuderbeschichtung über

Topographien ist auch aus der Belackung in der Fotolithografie bekannt [PL93]. Dass bei

der mehrmaligen Beschichtung die Schichtdicke anwächst, ist nicht relevant, da sowohl

die Elektroden als auch der Transistorkanal an der Unterseite der Partikelschicht liegen.

Abschließend wird der Transistor für fünf Stunden bei 430◦

C in Sauerstoff-Atmosphäre

(300 sccm) getempert, um Fehlstellen im Kristall durch den Einbau von Sauerstoff zu

besetzen und ein gemäßigtes Zusammenwachsen einzelner Nanopartikel zu größeren

Domänen zu erreichen. Die Temperatur ist hoch genug, um die beschriebene Schicht-

veränderung und eine Sauerstoffdiffusion über Zwischengitterplätze zu erreichen, aber

niedrig genug, um die Aluminium-Elektroden mit einer Schmelztemperatur von 660◦

nicht zu zerstören und eine Dotierung des Zinkoxid mit Aluminium weitestgehend zu

verhindern [SC04,KK09,LJJ+08].

ZnO-Nanopartikelschicht

unbedeckte D/S-Elektroden

Abbildung 5.3: REM-Aufnahme eines Ausschnitts des Aktivgebietes eines Zinkoxid-

Nanopartikel-TFT im Inverted Coplanar-Aufbau. Deutlich sind die nur

teilweise mit ZnO bedeckten Al-Elektroden zu sehen.

106

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Die Abbildung 5.3 zeigt den Ausschnitt einer Drain-Source-Struktur, die teilweise

von der ZnO-Nanopartikelschicht überdeckt wird. Es existieren demnach durchaus

Bereiche, in denen trotz mehrmaliger Partikelabscheidung und einer hohen Massen-

konzentration der Nanopartikel in der Dispersion keine Bedeckung stattfindet. Die

lückenhafte Bedeckung wird mit der Oberflächespannung der Suspension bzw. mit

der gitterähnlichen Oberflächenstruktur der Elektroden begründet. Die tatsächliche

Kanallänge des Transistors ist demnach kleiner als die geometrische Kanallänge. Es ist

ferner zu erkennen, dass die Elektroden und ihre Zwischenräume in bedeckten Bereichen

sehr gut mit Nanopartikeln beschichtet sind.

Elektrische Transistorparameter

Die Kennlinien eines typischen Inverted Coplanar-TFT sind in Abbildung 5.4 darge-

stellt. Der Transistor ist vom n-Typ und selbstsperrend mit einer Schwellenspannung

Vth = 6,5 V. Für VGS < Vth ist ein Anstieg des Drain-Stroms zu beobachten, der durch

einen Löchertransport hervorgerufen wird. Das Bauelement unterliegt folglich einem

ambipolaren Ladungsträgertransport. Durch das ambipolare Verhalten kann lediglich ein

ION/IOFF-Verhältnis von ca. 102erreicht werden.

Die Feldeffektladungsträgerbeweglichkeit wird mit µFE = 1,1·10−5cm2(Vs)−1aus der

Transferkennlinie ermittelt. Ein Grund für die geringe Mobilität ist die starke Rauheit

der Grenzfläche zwischen Dielektrikum und Halbleiterschicht [Schr06, OMNH08], die zu

einer Ansammlung der Ladungsträger in den grenzflächennahen Nanopartikeln [vergleiche

Kapitel 2.1] führt, so dass diese für einen transversalen Transport nicht im vollem Umfang

zur Verfügung stehen. Die Abnahme der für den Transport verfügbaren Ladungen schlägt

sich in einer Beweglichkeitsdegradation nieder.

Die maximal benötigten Betriebspannungen betragen für VGS und VDS ca. 25 V. Die Wahl

VGS in V

IDin A

−10 0 10 20 30 40

10−10

10−9

10−8

10−7

100

150

VDS = 20 V

√IDin µ√A

(a): Transferkennlinie

VDS in V

IDin nA

010 20 30

30 VGS = 0...40 V

(b): Ausgangskennlinienfeld

Abbildung 5.4: Kennlinien eines ZnO-NP-TFT im Inverted Coplanar-Aufbau. Der Tran-

sistor besitzt eine Kanallänge von L= 8µm und eine Weite von

W= 16cm. Das Gate-Dielektrikum besteht aus 300nm SiO2. Als Sub-

strat und Rückseiten-Gate-Elektrode dient p-Si (NA≈1015 cm−3). Die

Drain- und Source-Kontakte bestehen aus 200nm Aluminium.

107

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VDS in V

IDin nA

010 20 30

VGS = 0...30 V

40 Experiment

Modell

(a)

VGS in V

µFEnin cm2(Vs)−1

0 10 20 30 40

10−7

10−6

10−5aus Transferkennlinie

als Approximationsparameter

(b)

Abbildung 5.5: Modellierung des Ausgangskennlinienfeldes unter der Annahme einer Mo-

bilitätsdegradation. (a) Ausgangskennlinienfeld, (b) Elektronenfeldeffekt-

beweglichkeit in Abhängigkeit von der Gate-Source-Spannung

höherer Betriebsspannungen ist nicht sinnvoll, da bereits für VDS >27 V ein merklicher

Anstieg des Drain-Stroms im Ausgangskennlinienfeld gemessen wird.

Ursache für den Anstieg des Drain-Stroms im Ausgangskennlinienfeld ist ebenfalls

der ambipolare Ladungsträgertransport. Nach Gleichung (2.6) müssen im Falle einer

Kanalabschnürung hinter dem Abschnürpunkt auch die Löcher berücksichtigt werden,

was zu einem quadratischen Anstieg des Stromes führt. Ein quadratischer Zusammenhang

zwischen Strom und Spannung aufgrund des Punch-through-Effektes kann bei einer

Kanallänge von L= 8 µm ausgeschlossen werden. Die Abbildung 5.5a zeigt nochmals das

Kennlinienfeld des vorgestellten Transistors für 0 ≤VGS ≤30 V mit einer Anpassung

nach dem Transistormodell gemäß Gleichung (2.6) für den Sättigungsbereich und dem

Standardmodell der Shockley-Gleichungen im Anlaufbereich. Für die Approximation

im Sättigungsbereich werden

•die Degradation der Ladungsträgerbeweglichkeit mit steigendem VGS und

•die Festlegung der Schwellenspannung auf einen virtuellen Wert

als Anpassungen durchgeführt.

Um das Gleichungssystem der Kurvenanpassung nicht zu überparametrisieren, wird eine

Ladungsträgerbeweglichkeit für eine feste Gate-Source-Spannung vorgegeben. Werden

hierfür die aus der Transferkennlinie gewonnene Mobilität für die Ausgangskennlinie bei

VGS = 10 V angesetzt, führt dieses zu einer Anpassung der Parameter der Modellkurve

mit einer virtuelle Schwellenspannung Vth = 9,8V. Dieser Wert wird für die weiteren

Kennlinien festgesetzt, so dass sich die Elektronenbeweglichkeit mit zunehmender Gate-

Spannung gemäß Abbildung 5.5b reduziert. Die Abnahme der Feldeffektbeweglichkeit

folgt einem reziproken Verlauf, wie er in der Literatur beschrieben wird [Fu82].

Für die Löcherbeweglichkeit ergibt das Ergebnis der Kurvenanpassung für alle VGS

108

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Tabelle 5.1: Übersicht über die elektrischen Transistorparameter des ZnO-NP-TFT im

Inverted Coplanar-Aufbau mit L= 8 µm, W= 16 cm und Al-Drain-/Source-

Elektroden

Substrat/Gate ǫrtiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1

p-Si 3,9 300 106 6,5 1,1·10−5

ca. µp≈8·10−8cm2(Vs)−1. Diese Beweglichkeit ergibt sich ebenfalls bei der Ermitt-

lung aus der Steigung der Transferkennlinie für VGS < Vth, also unter der Annahme

eines Löcherstroms. Das Verhältnis zwischen der extrahierten Elektronen- und Lö-

cherbeweglichkeit entspricht damit ungefähr dem Verhältnis der Beweglichkeiten in

ZnO-Volumenmaterial [Jaga06,RLW03].

Es ist in Abbildung 5.5a zu erkennen, dass das Modell im Sättigungsbereich dem

experimentell gewonnenen Kennlinienverlauf sehr gut folgt. Im Triodenbereich hingegen

können die Kennlinien nur bedingt durch die Shockley-Gleichung beschrieben werden.

Zwar wird hier ebenfalls auf eine Beweglichkeitsreduktion zur Modellierung durch die

Kurvenanpassung zurückgegriffen, doch werden weitere Effekte im Bauelement vernach-

lässigt. Neben der vereinfachten Annahme, dass kein ambipolarer Ladungsträgertransport

auftritt, werden Kontakteffekte nicht durch das Modell abgebildet. Diese spielen aber

offensichtlich eine entscheidende Rolle, da der Strom nicht bereits für VDS >0 V ansteigt,

sondern zunächst sehr klein bleibt. Erst für VDS >3,5 V kann ein deutlicher Drain-Strom

gemessen werden. Bezüglich der Modellierung weiterer, feldabhängiger Effekte in SB-

MOSFET wird auf Abschnitt 5.3.2 verwiesen.

Im Allgemeinen lassen sich im vorgestellten Transistor aufgrund der großen Grenz-

flächenrauheit und hochohmiger Drain-/Source-Kontakte nur geringe Ladungsträ-

gerbeweglichkeiten bei einem niedrigen Drainstrom von ID<35 nA erreichen. Die

Transistorparameter sind in Tabelle 5.1 als Übersicht dargestellt. Die ambipolare Charak-

teristik verhindert die Bestimmung des Subschwellenstromanstiegs.

Im Vergleich zur Literatur zeigen die integrierten Transistoren eine schlechte

Leistungsfähigkeit. Sun et al. demonstrierten eine Ladungsträgerbeweglichkeit

µFE = 2,34·10−4cm2(Vs)−1und ein ION/IOFF-Verhältnis von 5·103für Inverted Coplanar-

Transistoren [SS05]. Beide Parameter liegen somit eine Größenordnung über den in dieser

Arbeit vorgestellten Werten. Der hauptsächliche Grund für den Unterschied ist das

hydrothermische Wachstum von zusätzlichem ZnO in [SS05], welches während eines

Tauchbads in Zinknitrat und Ethylendiamin in den Zwischenräumen der Nanopartikel-

schicht synthetisiert wird.

Volkman et al. berichten von Beweglichkeiten größer als 0,1 cm2(Vs)−1. Zur Ermittlung

werden jedoch Strukturen genutzt, die ein W/L-Verhältnis von 2 aufweisen [VMM+05].

Bei solch geringen Geometrieverhältnissen führen die elektrischen Felder am Rand der

Transistorstrukturen zu einer Überschätzung der Ladungsträgerbeweglichkeit [ONMH09].

109

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Den Transistoren von Sun et al. und Volkman et al. ist gemein, dass sie mit

Nanopartikeldurchmessern DNP = 6 nm bzw. DNP = 3 nm sehr viel kleinere Na-

nopartikel benutzen und wesentlich dünnere Schichten erzeugen. Während kleinere

Nanopartikel die Grenzflächenrauheit herabsetzen, unterdrücken dünnere Schichten den

Sub-Oberflächenstrom im Halbleiter, was zum Anstieg der Strommodulation führt. Auch

wenn die Wahl kleinerer Nanopartikel vorteilhaft erscheint, müssen dieses aufwändig

aus der Flüssigphase synthetisiert werden, so dass die Verfügbarkeit der Nanopartikel

äußerst gering ist. Dahingegen ist die Verfügbarkeit der in dieser Arbeit verwendeten

kommerziellen ZnO-Nanopartikel als gut und damit günstig zu bewerten. Weiterhin

nachteilig ist die Inkaufnahme zusätzlicher, teils umständlicher Prozesse (Formiergas-

Annealing, hydrothermische ZnO-Synthese in Nanopartikelfilmen, etc.) zur Steigerung

der Leistungsfähigkeit.

5.3.2 Inverted Staggered-Architektur

Um die Ladungsträgermobilität zu steigern, können die Kontaktwiderstände zwischen

Halbleiterfilm und Drain-/Source-Elektroden durch den Übergang zur Inverted Staggered-

Architektur verringert werden. Die nachträgliche Abscheidung der ladungsträgerinjizieren-

den Elektroden bietet einen formschlüssigen Kontakt zwischen Halbleiter und Metall. Die

Grenzflächenrauheit am Gate-Dielektrikum bleibt bestehen.

Bauelementintegration

Als Substrat dient wiederum mit Bor p-dotiertes Siliziumsubstrat (NA≈1015 cm−3)

mit thermisch gewachsenem SiO2als Gate-Dielektrikum. Auf das Gate-Dielektrikum

wird durch Schleuderbeschichtung der Halbleiterfilm aus der Suspension mit ξ(ZnO) =

35 Gew.-% bei 2000 min−1abgeschieden. Anschließend wird das Wasser als Dispergierme-

dium auf der Hot-plate für 60 s bei 110◦

C ausgetrieben.

(a) (b)

Abbildung 5.6: REM-Aufnahmen eines ZnO-Nanopartikel-TFT im Inverted Staggered-

Aufbau. (a) ZnO-Nanopartikelfilm nach einem Annealing bei Ta= 600◦

(b) Gold-Drain-/Source-Elektroden auf einem ZnO-Nanopartikelfilm

110

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Da die Inverted Staggered-Architektur die Strukturierung von Drain- und Source-

Kontakten auf dem Nanopartikelfilm erfordert, wird der Film bei Temperaturen größer als

600◦

C für zwei Stunden in O2-Atmosphäre getempert. Die Vorteile eines Annealings in Sau-

erstoff für das elektrische Verhalten wurden im Abschnitt 3.4.1 näher diskutiert. Es ensteht

schließlich ein Nanopartikelfilm, wie er in Abbildung 5.6a als REM-Aufnahme abgebildet

ist. Die Nanopartikelschicht ist mechanisch so stabil, dass sich nahezu sämtliche Prozesse

der Halbleitertechnologie auf dieser durchführen lassen. Die Drain- und Source-Kontakte

werden abschließend im Lift-off -Verfahren mit einer Abscheidung durch Bedampfung oder

Kathodenstrahlzerstäubung hergestellt. Das Lift-off -Verfahren ermöglicht die Skalierung

der Bauelemente unterhalb der sonst üblichen minimalen Strukturgröße von 20 µm, die

durch eine Schattenmaskenbedampfung limitiert ist. Die Abbildung 5.6b zeigt interdigita-

le Drain-Source-Strukturen auf einem ZnO-Nanopartikelfilm, hergestellt aus gesputtertem

Gold. Die Transistorkanallänge beträgt 2 µm.

Vergleich der Kontaktmaterialien der Drain-/Source-Elektroden

Die Herstellung von qualitativ hochwertigen und geeigneten elektrischen Kontakten auf

Zinkoxid, insbesondere von Schottky-Kontakten, ist entscheidend für die Funktions-

und Leistungsfähigkeit der Transistoren. Daher werden mit Aluminium, Titan und Gold

zwei Metalle (Al, Ti) mit einer Tendenz zur Ausbildung von ohmschen Kontakten und ein

Metall (Au) mit der Tendenz zu Schottky-Kontakten untersucht. Nach Gleichung (1.7a)

bilden sich theoretisch Barrieren für Elektronen zwischen ZnO und Al, Ti und Au von

ca. 0,28 eV, 0,33 eV bzw. 1,1 eV aus. Wie bereits in Abschnitt 5.2 beschrieben, hängen

die Eigenschaften des Gold-Kontakts stark von den Oberflächenzuständen des Halblei-

ters ab, so dass in der Literatur experimentell ermittelte Barrierenhöhen im Bereich

qφBn = 0,59...0,71 eV zu finden sind [CFH+04, WKL+04]. Alle Nanopartikelschichten

im folgenden Abschnitt werden nach der Abscheidung für zwei Stunden in Sauerstoff-

Atmosphäre bei 600◦

C getempert.

Die Abscheidung von Aluminium und Titan findet durch Elektronenstrahlverdampfung

mit einer Abscheiderate von 5 Å/s im Hochvakuum statt. Für die Herstellung der Gold-

Kontakte wird die Kathodenstrahlzerstäubung mit Argon-Ionen bei einer Abscheiderate

von ca. 5 nm/s verwendet. Alle Kontaktmetalle werden im Lift-off -Verfahren strukturiert.

Für die Abscheidung auf glattem thermisch gewachsenem SiO2lassen sich geringe

Rauheiten der metallischen Schichten mit Sq≤2,5 nm unabhängig vom PVD3-Verfahren

Tabelle 5.2: Rauheiten der untersuchten Kontaktmetalle, abgeschieden in einer Dicke von

50nm auf SiO2

Metall Abscheideverfahren RMS-Rauheit

Aluminium (Al) E-Verdampfung 2,14 nm

Titan (Ti) E-Verdampfung 2,15 nm

Gold (Au) DC-Sputtern 2,50 nm

3Physical Vapor Deposition

111

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

0µm

1µm

0µm1µm

(a): Aluminium

0µm

1µm

0µm1µm

(b): Titan

0µm

1µm

0µm1µm

×10−9m

(c): Gold

Abbildung 5.7: AFM-Topographien (non-contact-mode) verschiedener Kontaktmetalle,

abgeschieden auf SiO2

erreichen [siehe Tabelle 5.2]. Wie in Abbildung 5.7 zu erkennen ist, variieren die

Topographien der Schichten, doch ist die Rauheit der Kontaktmetalle wesentlich kleiner

als die Rauheit einer ZnO-Nanopartikelschicht (Sq≈11,8 nm), so dass davon ausge-

gangen werden kann, dass metallische Schichten mit formschlüssigen Grenzflächen auf

Zinkoxid-Nanopartikelfilmen abgeschieden werden können. Die Topographie der auf

ZnO-Nanopartikeln aufgedampften Filme wird in erster Näherung durch die Rauheit der

Nanopartikel und nicht durch die Rauheit der Metallschicht definiert.

Mit Titan als Kontaktmetall werden typische Kennlinien gemessen wie sie in Abbil-

dung 5.8 abgebildet sind. Gemäß der Differenz zwischen der Austrittsarbeit des Titans

und der Lage der Leitungsbandkante im Zinkoxid ist der Transistor n-leitend und mit einer

Schwellenspannung Vth = 14,3 V (bezogen auf das shunt-level) selbstsperrend. Sowohl VGS

VGS in V

IDin mA

020 40 60 80

100

120

140

160

VDS = 30 V

180

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin mA

020 40 60

VGS =−20...40 V

(b): Ausgangskennlinienfeld

Abbildung 5.8: Kennlinien eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit Titan-

Drain-/Source-Elektroden (100nm). Der Transistor besitzt eine Kanal-

länge von L= 20 µm und eine Weite von W= 45,1 cm. Das Gate-

Dielektrikum besteht aus 125nm SiO2. Als Substrat und Rückseiten-Gate-

Elektrode dient p-Si (NA≈1015 cm−3).

112

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

als auch VDS müssen sehr hoch gewählt werden, um das Transistorverhalten darzustellen.

Erst für VGS >70 V ist in der Transferkennlinie eine Sättigung des Drain-Stroms zu

erkennen. Der maximale Drain-Strom ist mit 28 mA bei VDS = 30 V vergleichsweise

groß; das ION/IOFF-Verhältnis für VDS = 30 V, ermittelt aus dem Ausgangskennlinienfeld,

beträgt lediglich 16 und der Subschwellenstromanstieg S= 122 V/dek. Beide Kennwerte

zeigen, dass der Transistor nur äußerst schlecht sperrt und für logische Schaltungen

ungeeignet ist.

Ebenfalls nachteilig ist die Hysterese der Transferkennlinie mit entgegengesetzten

Messrichtungen, wodurch eine Schwellenspannungsverschiebung um ∆Vth =−2,0 V her-

vorgerufen wird. Die Hysterese tritt nicht bei allen untersuchten Elektrodenmaterialien in

dieser Stärke auf, so dass (bei gleich hergestelltem SiO2) die Ursache der Kennlinienver-

schiebung unter anderem in den Eigenschaften der Grenzfläche zwischen dem Titan und

dem Zinkoxid liegt. Es wird vermutet, dass während der Messung eine Umbesetzung der

Grenzflächenzustände stattfindet und so eine Schwellenspannungsverschiebung bewirkt

wird. Hierfür spricht auch, dass die Stromstärken im Sperrbetrieb nicht identisch sind und

in Rückwärtsrichtung eine um 12,5% höhere Stromstärke messbar ist. Wäre die Hysterese

hauptsächlich Gate-induziert, so ließe sich der Effekt durch eine Gate-Spannung mit

umgekehrtem Vorzeichen ausgleichen. Dieses ist jedoch nur eingeschränkt der Fall.

Im Ausgangskennlinienfeld ist der Sättigungsbereich nicht vorhanden. Der Drain-

Strom nimmt überproportional mit steigendem VDS zu, so dass darauf zurückgeschlossen

werden kann, dass Ladungsträger in hohem Maße injiziert werden. Eine hohe Injek-

tionsrate ist zu erwarten, weil die Barriere mit einer theoretischen Höhe von 0,33 eV

bei Feldstärken größer als 10 kV/cm leicht von Ladungsträgern durch Ausnutzung des

Frenkel-Poole-Effekts bzw. des Fowler-Nordheim-Tunneleffekts passiert werden

kann. Der Drain-Strom bleibt zwar durch die Akkumulation von Ladungsträgern durch ein

Potenzial an der Gate-Elektrode steuerbar, wird jedoch stark durch das Drain-Potenzial

und dem damit verbundenen raumladungsbegrenzten Strom dominiert.

Aus der Transferkennlinie kann mit µFE = 2,3·10−2cm2(Vs)−1eine Feldeffekt-

ladungsträgerbeweglichkeit ermittelt werden, die drei Größenordnungen größer als in

Inverted Coplanar-Transistoren ist.

Transistoren mit Aluminium als Material der Drain- und Source-Elektroden sollten

wegen der vergleichbaren Austrittsarbeit gegenüber Titan ein ähnliches Verhalten auf-

weisen. Für ungefähr die Hälfte der integrierten Bauelemente lässt sich diese Erwartung

auch tatsächlich in Form der in Abbildung 5.9 dargestellten Kennlinien beobachten.

Der qualitative Kennlinienverlauf wird im Folgenden als Kennlinentyp I bezeichnet.

Auch hier ist im Ausgangskennlinienfeld kein definierter Sättigungsbereich, sondern

ein weiterer Anstieg des Drain-Stroms mit zunehmender Drain-Source-Spannung zu

erkennen. Eindeutig unterschiedlich ist der Verlauf im unteren Spannungsbereich. Wäh-

rend bei Titan-kontaktierten Dünnfilmtransistoren der Drain-Strom für alle VDS >0 V

ansteigt, wird der Drain-Strom in Aluminium-Drain-/Source-Transistoren zunächst bis

ca. VDS = 3 V unterdrückt und steigt erst dann an. Dieses Verhalten wird ebenfalls in

Inverted Coplanar-Dünnfilmtransistoren mit ZnO als Halbleiter beobachtet [vergleiche

Abschnitt 5.3.1].

113

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VGS in V

IDin A

−20 −10 010 20

10−7

10−6

10−5

10−4

VDS = 10 V

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

0510 15 20

VGS =−30...5 V

(b): Ausgangskennlinienfeld

Abbildung 5.9: Kennlinien eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit

Aluminium-Drain-/Source-Elektroden (200nm) (Kennlinientyp I). Der

Transistor besitzt eine Kanallänge von L= 3 µm und eine Weite von

W= 100µm. Das Gate-Dielektrikum besteht aus 53 nm SiO2. Als Sub-

strat und Rückseiten-Gate-Elektrode dient p-Si (NA≈1015 cm−3).

VGS in V

IDin A

−20 −10 010 20

10−7

10−6

10−5

10−4

10−3

10−2

VDS = 20 V 40

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin mA

0510 15 20

0,5

1,0

1,5

VGS =−20...20 V

(b): Ausgangskennlinienfeld

Abbildung 5.10: Kennlinien eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit

Aluminium-Drain-/Source–Elektroden (200 nm) (Kennlinientyp II). Der

Transistor besitzt eine Kanallänge von L= 8µm und eine Weite von

W= 16 cm. Das Gate-Dielektrikum besteht aus 53 nm SiO2. Als Sub-

strat und Rückseiten-Gate-Elektrode dient p-Si (NA≈1015 cm−3).

Die Transferkennlinie weist erwartungsgemäß eine Hysterese auf. Im Vergleich zu

Titan-Drain-/Source-TFT ist sie aber nicht so stark ausgeprägt und die verursachenden

Ladungszustände können durch ein geeignetes Gate-Potenzial vollständig umgeladen

werden, so dass die Kennlinien in Vorwärts- und Rückwärtsmessrichtung für VGS ≤ −13 V

identisch sind. Die Eigenschaften der Kontakte zwischen Aluminium und Zinkoxid werden

demnach nicht durch Aufladungseffekte wie bei Titan negativ beeinflusst. Außerdem ist

eine generelle Absenkung der Schwellenspannung zu messen, die neben einer geringeren

114

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Kontaktbarrierenhöhe mit der später beschriebenen, Drain-induzierten Schwellenspan-

nungsabsenkung begründet wird.

Der andere Teil der integrierten Transistoren besitzt eine Kennliniencharakteristik,

die in Abbildung 5.10 dargestellt ist und als Kennlinientyp II bezeichnet wird. Die

Messkurven des Ausgangskennlinienfeldes verlaufen vollkommen verschieden im Vergleich

zum Kennlinientyp I. Der Drain-Strom steigt bereits mit VDS >0 V an. Mit zuneh-

mender Drain-Source-Spannung tritt letztendlich ein Sättigungsbereich auf. Der für

SB-MOSFET typische linksgekrümmte Anlaufbereich bleibt erhalten.

Wie auch bei den Typ-I-Kennlinien, verschiebt sich die Kennlinie durch einen Hystere-

seeffekt, der durch die Grenzfläche am Dielektrikum und nicht durch die Drain-Source-

Kontakte verursacht wird. Die Hysterese ist ähnlich stark ausgeprägt und kann durch ein

entsprechendes Gate-Potenzial vollständig kompensiert werden.

Das Sperrverhalten ist mit ION/IOFF = 7 ·103und S= 3,9 V/dek vergleichsweise

gut. Die Schwellenspannung beträgt Vth = 0,9 V und die Ladungsträgermobilität

µFE = 5,5·10−3cm2(Vs)−1.

Die Transistorparameter der Aluminium-Drain-/Source-TFT deuten im Vergleich

zu Titan-kontaktierten Transistoren darauf hin, dass die Kontakt- und Grenzflächeneigen-

schaften von Al und Ti zu ZnO grundsätzlich verschieden sind, obwohl die Austrittsarbei-

ten beider Metalle und die spezifischen Kontaktwiderstände ähnlich sind [ITY+06]. Titan

als Elektrodenmaterial lässt es zu, relativ hohe Stromstärken zu erreichen. Die Ladungs-

trägerinjektionsrate wird jedoch durch Grenzflächenzustände bestimmt, die einerseits

eine starke, nur schwierig zu kompensierende Hysterese hervorrufen und andererseits die

Steuerbarkeit des Kanalstroms herabsetzen. Hierdurch entsteht unweigerlich ein schlechtes

Sperrverhalten. Die Kontaktstelle zwischen Aluminium und Zinkoxid weist keine derart

hohe Grenzflächenzustandsdichte auf. Vermutlich wird die Eignung von Aluminium als

Dotierstoff für Zinkoxid ausgenutzt, um Al-Atome oberflächennah in Gitterfehlstellen

des ZnO-Kristalls einzubauen [Jaga06]. Die Folge weniger Grenzflächenzustände ist eine

Reduktion des Drain-Stroms, aber auch die bessere Steuerbarkeit des Transistors. Obwohl

die theoretische Barrierenhöhe zwischen Aluminium und Zinkoxid geringer ist, kann die

Unterbindung einer parasitären Ladungsträgerinjektion im Sperrbetrieb erreicht werden.

Unterstützt wird diese Annahme durch die Schwellenspannung nahe 0 V. Für VGS ≪Vth

verlieren die Kontakte ihre ohmsche Charakteristik durch eine Barrierenverbreiterung

(Abnahme der Tunnelwahrscheinlichkeit). Die theoretische Barrierenhöhe von ca. 0,28 eV

ist ausreichend, um eine thermische Emission über die Barriere zu verhindern [LS06].

Die Ursache für das Auftreten zweier Kennlinientypen ist unklar und bleibt zu klären.

Beide Typen treten parallel auf der selben Probe auf. Mögliche Gründe sind inhomogen

abgeschiedene Schichteigenschaften bzw. eine ungleichmäßige Prozessierung über den

Wafer.

Wird Gold als typisches Material für Schottky-Kontakte auf Zinkoxid eingesetzt,

zeigen die Transistoren ein Verhalten entsprechend der Kennlinien in Abbildung 5.11. Bei

den integrierten Bauelementen handelt es sich offensichtlich ebenfalls um selbstleitende

n-Kanal-Transistoren. Obwohl die Gate-Source-Spannung wie bei den Aluminium-

115

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VGS in V

IDin A

−20 −10 010 20

10−8

10−7

10−6

10−5

0,00

0,05

0,10

0,15

VDS = 0,1 V

0,20

0,25

√IDin m√A

µA

(a): Transferkennlinie

VDS in V

IDin µA

00,10,2 0,30,4

VGS =−30...20 V

0,5

(b): Ausgangskennlinienfeld

Abbildung 5.11: Kennlinien eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit Gold-

Drain-/Source-Elektroden (100nm). Der Transistor besitzt eine Kanal-

länge von L= 20 µm und eine Weite von W= 45,1cm. Das Gate-

Dielektrikum besteht aus 78nm SiO2. Als Substrat und Rückseiten-Gate-

Elektrode dient p-Si (NA≈1015 cm−3).

Drain-/Source-TFT im Bereich −20 V ≤VGS ≤+20 V gewählt wird, erfolgt die Messung

mit einer geringen Drain-Source-Spannung von 0,1 V. Da im Ausgangskennlinienfeld ein

linearer Zusammenhang zwischen IDund VDS ersichtlich ist und dieser sich auch über den

dargestellten Bereich hinaus fortsetzt, ist die Wahl der geringen Drain-Source-Spannung

für die Strommodulation unerheblich. Für die Ladungsträgerbeweglichkeit hingegen

bewirkt sie eine Verringerung des VGS-Einflusses.

Im initialen Durchlauf der Charakterisierungsmessung zeigt sich in der Transferkenn-

linie eine Grenzflächenaufladung wie sie im Abschnitt 4.2.1 beschrieben wurde. Wird

die Schwellenspannung im steilen Teil der Rückwärtsmessung bestimmt, so dass eine

Beeinflussung durch initiale Ladungseffekte vermieden wird, ergibt sich Vth =−8,4 V. Die

Ladungsträgerbeweglichkeit für diesen Arbeitsbereich beträgt µFE = 2,2·10−3cm2(Vs)−1

und ist dementsprechend geringer als in Ti- bzw. Al-kontaktierten Dünnfilmtransistoren.

Wider Erwarten ist das Sperrverhalten mit ION/IOFF = 28 und S= 23,7 V/dek eher

als mittelmäßig und qualitativ zwischen dem der Aluminium- und Titan-kontaktierten

Transistoren einzustufen. Es wird insbesondere im Zusammenhang mit dem Anstieg aller

Kennlinien im Ausgangskennlinienfeld vermutet, dass ähnlich wie bei Titan-Kontakten

Grenzflächenzustände dafür sorgen, dass eine parasitäre Ladungsträgerinjektion stattfin-

den kann.

Im Vergleich aller drei untersuchten Metalle zeigt Aluminium die besten Eigenschaften als

Kontaktmaterial für die Drain-/Source-Elektroden, obwohl es im Allgemeinen ohmsche

Kontakte zu Zinkoxid bildet. Es bietet ausreichende ION/IOFF-Verhältnisse bei moderaten

Ladungsträgerbeweglichkeiten. Titan hingegen ist als Kontaktmetall aufgrund seiner

schlechten Sperreigenschaften für den Einsatz in ZnO-Nanopartikel-Dünnfilmtransistoren

ungeeignet. Tabelle 5.3 zeigt die Transistorparameter als Übersicht.

116

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Tabelle 5.3: Übersicht über die elektrischen Transistorparameter der ZnO-NP-TFT

im Inverted Staggered-Aufbau mit unterschiedlichen Drain-/Source-

Kontaktmetallen. Die Rückseiten-Gate-Elektrode besteht aus p-Si

(NA≈1015 cm−3). Als Gate-Dielektrikum dient SiO2mit ǫr= 3,9.

D/S-Metall tiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

Ti 125 3,5 16,5 2,3·10−2122

Al 53 7 ·1030,9 5,5·10−33,9

Au 78 28 −8,4 2,2·10−323,7

Zur Klärung des Transistorverhaltens in Abhängigkeit von der Wahl des Drain-

und Source-Metalls trägt die Bestimmung der Barrierenhöhen mittels des in Abschnitt 5.2

beschriebenen Verfahrens bei. Die an den Transistoren ermittelten Barrierenhöhen sind

in Tabelle 5.4 den theoretischen und den Literaturwerten gegenübergestellt. Aluminium

und Titan bilden zwar nahezu die selbe Barrierenhöhe zu ZnO-Nanopartikeln aus, die

Barrierenhöhe liegt jedoch über den theoretischen Werten. Das extrem unterschiedliche

Verhalten von Aluminium und Titan in den integrierten Transistoren lässt sich nicht mit

der gemessenen Barrierenhöhe begründen, so dass die Hypothese einer erhöhten Grenzflä-

chenzustandsdichte am Ti-ZnO-Übergang unterstützt wird. Gold zeigt im Kontakt mit

Zinkoxid zwar ebenfalls eine von der Theorie abweichende Barrierenhöhe, die aber von der

Literatur gestützt wird. Durch φBn(Au) −φBn(Al) = 0,22 eV und der damit verbundenen

höheren thermischen Emission an Al-ZnO-Kontakten lässt sich ebenfalls der Unterschied

der Transistor-Drain-Ströme um ca. drei Größenordnungen begründen.

Tabelle 5.4: Experimentell ermittelte Barrierenhöhen φBn an Metall-ZnO-Übergängen im

Vergleich zu Theorie und Literatur [ITY+06,GGB+04,CFH+04,WKL+04]

Metall Experiment Theorie Literatur

Ti 0,426 eV 0,33 eV —

Al 0,429 eV 0,28 eV —

Au 0,649 eV 1,1 eV 0,59...0,71 eV

Einfluss einer nachträglichen Temperung zur Beeinflussung der elektrischen

Kontakteigenschaften am Beispiel von Titan-Elektroden

Kontakte aus Titan zeigen offensichtlich ein für Transistoren ungeeignetes Verhalten,

sofern die Transistoren unmittelbar nach der abschließenden Strukturierung der Drain-

und Source-Kontakte charakterisiert werden. Die Temperung von Transistoren und deren

Kontakte ist eine oftmals erfolgreiche Methode, elektrische Kontakte im Nachhinein

zu verbessern, da Grenzflächenstörstellen ausgeheilt und Kontaktwiderstände reduziert

werden können. Daher werden die Dünnfilmtransistoren einer Temperung bei 400◦

C für

117

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VGS in V

IDin µA

020 40 60 80

VDS = 0,1 V

Abbildung 5.12: Transferkennlinie eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit

Titan-Drain-/Source-Elektroden (100nm) nach einer nachträglichen Tem-

perung bei 400◦

C für 2 h in N2-Atmosphäre. Der Transistor besitzt eine

Kanallänge von L= 10 µm und eine Weite von W= 45cm. Das Gate-

Dielektrikum besteht aus 125nm SiO2. Als Substrat und Rückseiten-

Gate-Elektrode dient p-Si (NA≈1015 cm−3).

zwei Stunden unterzogen. Die Temperung findet in Stickstoff-Atmosphäre statt, um

eine mögliche Oxidation der Oberfläche zu elektrisch schlecht leitendem Titanoxid zu

vermeiden. Eine Nitridierung des Titans tritt erst bei Temperaturen oberhalb von 800◦

auf. Eine Reaktion des Titans mit Stickstoff in geringem Maße bei 400◦

C ist nicht hinder-

lich, da Titannitrid (TiN) in elektrischen Kontakten der Silizium-Halbleitertechnologie

als Diffusionsbarriere eine gute Leitfähigkeit aufweist [Hill04]. Zusätzlich bewirkt die

Temperaturbehandlung eine Verdrängung von adsorbierter Feuchtigkeit, so dass sich

direkt nach der Temperung Proben ohne den Einfluss einer Wasserstoffionenleitung als

Ursache möglicher Leckströme messen lassen.

Die Transferkennlinie in Abbildung 5.12 zeigt im Vergleich zum Zustand vor der

Temperung qualitativ keine Veränderung. Die starke Hysterese lässt sich auch nach

dem Annealing nicht durch VGS < Vth kompensieren. Quantitativ ist eine Verschiebung

der Schwellenspannung auf Vth = 6,9V, eine weitere Reduktion der Strommodulation

auf ION/IOFF = 1,37 und ein sehr schlechter Anstieg des Drain-Stroms im Unter-

schwellenbereich von S= 451 V/dek zu bemerken. Das ungenügende Sperrverhalten

bedingt eine geringere Drain-Source-Spannung zur Messung der Transferkennlinie. Für

höhere VDS ist kein Transistorverhalten mehr festzustellen, da weder Kontakte noch das

Halbleitergebiet eine Modulation zulassen. Die Temperung erbringt demnach keinerlei

Vorteil. Lediglich die Ladungsträgerbeweglichkeit, wenn auch gegenüber vorher verringert,

ist mit µFE = 2,5·10−3cm2(Vs)−1in einem Größenbereich, der auch für Gold- und

Aluminiumkontakte ermittelt werden kann.

118

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Einfluss eines Reinigungsprozesses zur Verbesserung der elektrischen

Kontakteigenschaften mit Gold-Elektroden

Der Vergleich verschiedener Metalle als Drain-/Source-Elektroden zeigt, dass das Tran-

sistorverhalten vermutlich stark durch Energiezustände am Metall-Halbleiter-Übergang

beeinflusst wird. Für Goldelektroden wird in der Literatur beschrieben, dass sich die Qua-

lität der Schottky-Kontakte durch eine geeignete Reinigungsprozedur der Halbleiterober-

fläche vor der Abscheidung des Metalls verbessern lässt. Polyakov et al. beschreiben

in [PSK+03] den Effekt der Reinigung durch HNO3- bzw. H3PO4-Ätzung und durch Spülen

in organischen Substanzen (Aceton, Trichlorethan und Methanol). Die beste Wirkung zeigt

die Spülung der Proben in organischen Lösungsmitteln. Für die in dieser Arbeit untersuch-

ten TFT wird daher der folgende Reinigungsprozess vor der lithografischen Strukturierung

des Lift-off -Lacks durchgeführt:

1. Reinigung in Aceton (3 min),

2. gründliches Spülen in VE-Wasser zur Entfernung des Aceton,

3. Reinigung in Isopropanol (3 min),

4. gründliches Spülen in VE-Wasser zur Entfernung des Isopropanols.

Eventuelle Verunreinigungen an den Kontaktflächen durch die nachfolgende Fototechnik

werden toleriert. Nach dem Lift-off -Schritt in n-Methyl-2-Pyrrolidon und Aceton werden

die Kennlinien in Abbildung 5.13 gemessen. Die Transferkennlinie enthält wie zuvor eine

Verschiebung zwischen Vorwärts- und Rückwärtsmessrichtung. Die wesentlich niedrigere

VGS in V

IDin A

−20 −10 010 20

10−7

10−6

10−5

10−4

VDS = 0,5 V

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

00,20,40,60,8

VGS =−30...20 V

1,0

(b): Ausgangskennlinienfeld

Abbildung 5.13: Kennlinien eines ZnO-NP-TFT im Inverted Staggered-Aufbau mit Gold-

Drain-/Source-Elektroden (100nm). Der Transistor besitzt eine Kanallän-

ge von L= 10µm und eine Weite von W= 45cm. Das Gate-Dielektrikum

besteht aus 53 nm SiO2. Als Substrat und Rückseiten-Gate-Elektrode

dient p-Si (NA≈1015 cm−3). Vor der Abscheidung der Drain- und Source-

Elektroden wurde ein Reinigungsschritt in Aceton und Isopropanol durch-

geführt.

119

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Tabelle 5.5: Vergleich der elektrischen Transistorparameter von ZnO-NP-TFT im

Inverted Staggered-Aufbau mit und ohne Reinigungsprozess der Nanoparti-

kelschicht. L= 20µm, W= 45,1cm für die ungereinigte Probe, L= 10 µm,

W= 45 cm für die gereinigte Probe. Die Rückseiten-Gate-Elektrode besteht

aus p-Si (NA≈1015 cm−3). Die Drain- und Source-Elektroden bestehen aus

100nm Gold. Als Gate-Dielektrikum dient thermisch gewachsenes SiO2mit

ǫr= 3,9.

Reinigung tiin nm ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

nein 78 28 −8,4 2,2·10−323,7

ja 71 474 −15,5 1,8·10−37,0

Schwellenspannung Vth =−15,5 V wird nicht ausschließlich einer Änderung der Kontak-

teigenschaften zugesprochen, sondern – wie an späterer Stelle erläutert – der Steuerung

des Kanals durch das Drain-Potenzial, da die Transferkennlinie nun bei VDS = 0,5 V

gegenüber vorher mit VDS = 0,1 V aufgenommen wird.

In der Tat zeigt sich am Verhalten des Transistors eine Verbesserung der Drain-

und Source-Kontakte. Im Ausgangskennlinienfeld ist der Sättigungsbereich eindeutig

ausgeprägt. Der Drain-Strom steigt in gereinigten Proben erst ab wesentlich höheren

Drain-Source-Spannungen als in ungereinigten Transistoren überproportional an, was auf

ein verbessertes Injektionsverhalten am Source-Kontakt hindeutet. Die Kennwerte der

Strommodulation und des Subschwellenstromanstieges heben sich mit ION/IOFF = 474

bzw. S= 7 V/dek deutlich von den Transistoren mit ungereinigten ZnO-Schichten ab.

Die Ladungsträgerbeweglichkeit nimmt nur minimal ab. Ob diese Abnahme durch ein

verändertes Kontaktverhalten oder durch eine Exemplarstreuung verursacht wird, kann

nicht festgestellt werden.

Eine Reinigung der Halbleiterschicht mit Aceton und Isopropanol bewirkt eine Ver-

besserung des Transistorverhaltens, so dass auch Gold zur Drain-/Source-Kontaktierung

in SB-MOSFET mit ZnO-Nanopartikeln geeignet ist. Zum Vergleich sind die elektrischen

Transistorparameter der typischen Transistoren mit ungereinigten bzw. gereinigten

Halbleiterfilmen in Tabelle 5.5 aufgeführt.

Einfluss der Annealing-Temperatur

Die Ladungsträgerbeweglichkeit in nanopartikulären Transistoren ist aufgrund der hohen

Korngrenzendichte stark reduziert. Dieses ist der Grund, warum Nanopartikelfilme

häufig einem Annealing zur Versinterung unterzogen werden. Um quantitative Aus-

sagen treffen zu können, werden die Transistorparameter von ZnO-Nanopartikel-TFT

mit Au-Drain-/Source-Elektroden in Abhängigkeit von der Annealing-Temperatur Ta

untersucht. Eine statistische Aussage kann bislang nur bei Ta= 600◦

C (10 Exemplare)

und Ta= 800◦

C (9 Exemplare) erreicht werden, da die Ausbeute funktionsfähiger

120

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Bauelemente bei geringeren Temperaturen nicht ausreichend ist. Einzelexemplare

mit Ta<600◦

C zeigen als Anhaltspunkt Feldeffektladungsträgerbeweglichkeiten von

10−5≤µFE ≤10−4cm2(Vs)−1, Schwellenspannungen Vth <−20 V bzw. Strommodulation

1< ION/IOFF <102.

Die ermittelten Transistorparameter Schwellenspannung, Feldeffektladungsträger-

beweglichkeit und ION/IOFF-Verhältnis sind als Häufigkeitsverteilung in Abbildung 5.14

dargestellt. Als Signifikanztest zur Überprüfung auf eine normalverteilte Grundgesamtheit

dient der Shapiro-Wilk-Test. Dieser Test zeichnet sich durch eine hohe Teststärke,

insbesondere bei der Überprüfung von kleinen Stichproben (3 ≤N≤50) aus [SW65].

Demnach ist die Schwellenspannung normalverteilt und sowohl die Ladungsträgerbeweg-

lichkeit und die Strommodulation als Stichproben mit ausschließlich positiven Werten

logarithmisch normalverteilt4.

Alle Transistorparameter zeigen eine Abhängigkeit von der Annealing-Temperatur.

Die Schwellenspannung lässt sich mit erhöhtem Taanheben, da Oberflächenzustände

ausgeheilt werden. An den Grenzflächen zwischen Metall und Halbleiter wird daher

ein Ladungsträgertransport durch die Barriere über Störstellenmechanismen (z.B.

Frenkel-Poole-Effekt oder Fowler-Nordheim-Tunneleffekt) verringert. Infolge-

dessen ist die benötigte Gate-Spannung zur Sperrung des Transistors betragsmäßig

geringer, d.h. die Schwellenspannung steigt. Zusätzlich findet während des Annealings

eine Absättigung von Sauerstofffehlstellen mit Sauerstoffatomen statt, so dass die

halbleitenden Eigenschaften des Zinkoxids und damit auch die Steuerung des Transistors

durch Ladungsträgerakkumulation verbessert werden [LJJ+08].

Der ursprüngliche Grund für die Temperung in Sauerstoffatmosphäre ist die Ver-

besserung der Ladungsträgermobilität. Diese lässt sich im Mittel durch die Erhöhung

der Annealing-Temperatur um 200 K auf insgesamt 800◦

C um ca. eine Größenordnung

erhöhen. Wird eine Ladungsträgerbeweglichkeit von 10−5≤µ≤10−4cm2(Vs)−1als Re-

ferenz angenommen, wie sie für Transistoren bei sehr niedrigen Annealing-Temperaturen

gemessen wird, so beträgt die Verbesserung bereits zwei bis drei Größenordnungen.

Während die Gruppe der Transistoren mit Ta= 600◦

C kein Exemplar mit einer Be-

weglichkeit größer als 10−2cm2(Vs)−1aufweist, werden in einzelnen Bauelementen der

800◦

C-Gruppe Feldeffektbeweglichkeiten von bis zu 0,1 cm2(Vs)−1gemessen. Als Ursache

für die Steigerung gilt nicht nur die Reduktion der Korngrenzendichte, sondern auch die

Verringerung der Dichte tiefer Störstellenzustände [EKR08,IPG+05].

Durch die Nachbesetzung von Fehlstellen im Kristall mit Sauerstoff während der

Temperung wird die Dichte freier Ladungsträger im ZnO abgesenkt. Zudem bewirkt

die Temperung – wie bereits im Zusammenhang mit der Schwellenspannungsanhebung

beschrieben – die Verbesserung der Grenzflächeneigenschaften zwischen Metall und

Halbleiter und damit die Verringerung einer parasitären Ladungsträgerinjektion durch

4Als Signifikanzniveau wurde der übliche Wert von 0,05 verwendet [Stig08], so dass für die Prüfgröße

ein kritischer Wert von 0,829 für N= 9 bzw. 0,842 für N= 10 gilt [SW65].

121

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Vth in V

−25 −20 −15 −10 −5

0 5

Klassengröße: 3 V

Normalverteilung@Ta= 600◦

Normalverteilung@Ta= 800◦

Häufigkeit Hk

Ta= 600◦

Ta= 800◦

(a): Schwellenspannung

Klassengröße

Klassengröße: 600◦

C: 10−3cm2(Vs)−1

Klassengröße: 800◦

C: 10−2cm2(Vs)−1

Häufigkeit Hk

µFE in cm2(Vs)−1

0,00 0,02 0,04

Ta= 600◦

Log-Normal-Verteilung@Ta= 600◦

Ta= 800◦

Log-Normal-Verteilung@Ta= 800◦

0,06 0,08

(b): Feldeffektladungsträgerbeweglichkeit

Klassengröße 600◦

C: 25

Klassengröße 800◦

C: 1000

ION/IOFF

Häufigkeit Hk

100101102103104

Ta= 600◦

Log-Normal-Verteilung@Ta= 600◦

Ta= 800◦

Log-Normal-Verteilung@Ta= 800◦

(c): ION/IOFF-Verhältnis

Abbildung 5.14: Häufigkeitsverteilungen der Transistorparameter in ZnO-NP-TFT mit

Au-Drain-/Source-Elektroden

122

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Störstellen am Kontakt. Beide Effekte tragen zu einer Steigerung der Strommodulation

bei, die sich im untersuchten Fall im Mittel um eine Größenordnung, in Einzelfällen

sogar um bis zu zwei Größenordnungen steigern lässt. Somit sind in den vorgestellten

Dünnfilmtransistoren ION/IOFF-Verhältnisse von über 104zu beobachten.

Insgesamt lässt sich feststellen, dass ein Annealing in Sauerstoffatmosphäre positi-

ven Einfluss auf die Transistorparameter nimmt, auch wenn die Exemplarstreuung der

Kennwerte nicht unerheblich ist. Nachteilig ist jedoch die Tatsache, dass eine Temperung

nicht mit jedem Substratmaterial durchgeführt werden kann. So liegt die maximale

tolerierbare Prozesstemperatur für Glassubstrate im Bereich von 525◦

C bis 715◦

C und

für die Kunststoffsubstrate PET, PEN5und PP6unter 200◦

C [MacD06, PEN09, Carl95].

Polyimid gilt bei den Kunststoffsubstraten als Ausnahme, da es kurzeitig Temperaturen

von bis zu 400◦

C standhält [HHH04]. Sofern eine Temperung nicht möglich ist, müssen

schlechtere Transistorparameter toleriert oder alternative Maßnahmen ergriffen werden.

Für Inverted Staggered-Bauformen bietet sich insbesondere die Reduktion der Rauheit

der Halbleiterschicht an [OMNH08,BNMH09].

Feldabhängigkeit der Transistorparameter und Pseudo-Kurzkanaleffekte

Werden die Transistorparameter statistisch betrachtet, fällt unweigerlich die relativ große

Standardabweichung der Häufigkeitsverteilungen auf. Einerseits liegt diese an einer derzeit

nicht vermeidbaren Exemplarstreuung (z.B. inhomogene Eigenschaften von Ober- bzw.

Grenzflächen), andererseits werden die Kennlinien in Messspannungsbereichen charakteri-

siert, die auf die jeweiligen Bauelemente angepasst sind. Mit den unterschiedlichen Kanal-

längen der vermessenen Transistoren existieren in den Halbleiterschichten demnach unter-

schiedlich starke elektrische Feldstärken. Die Transistorparameter in SB-MOSFET sind

im Allgemeinen gegenüber der elektrischen Feldstärke sehr empfindlich, da die Eigenschaf-

ten der Drain- und Source-Kontakte von der Spannung VDS abhängen. Wird die Barriere

näherungsweise mit einem dreiecksförmigen Verlauf angenähert [siehe Abbildung 5.15], ist

die Barrierenweite durch

WφBn (E) = LφBn(E)

VDS

=φBn(E)

E(5.3)

gegeben. Der Ladungsträgerfluss über bzw. durch den in Sperrrichtung gepolten

Schottky-Kontakt und als Folge auch dessen Kontaktwiderstand sind Funktionen der

elektrischen Feldstärke:

J=JφBn(E), WφBn (E)und ρR,c=ρR,cφBn(E), WφBn (E).(5.4)

Im Folgenden werden die Feldabhängigkeiten der Schwellenspannung und der Feldeffekt-

ladungsträgerbeweglichkeit am Beispiel Al-kontaktierter ZnO-Nanopartikel-TFT analy-

siert und modelliert. Die Stichprobenmenge besteht aus 29 Transistoren mit Kanallängen

von 5 µm, 10 µm und 20 µm.

5PolyEthylenNaphthalat

6PolyPropylen

123

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VDS >0

qφBn

Source

Drain

VGS = 0

WφBn

Abbildung 5.15: Banddiagramm eines SB-MOSFET und Abhängigkeit der Barrierenwei-

te von der Drain-Source-Spannung

Um die Abhängigkeit der Schwellenspannung vom elektrischen Feld zu ermitteln, wird ent-

gegen der Standardmethode, die auf der Auswertung der Transferkennlinie bei verschie-

denen VDS beruht, die Häufigkeitsverteilung der Schwellenspannung in Abbildung 5.16a

aufgetragen. Wie an späterer Stelle in Abschnitt 5.6.2 noch gezeigt wird, ist dieses Vor-

Vth in V

Häufigkeit Hk

−24 −16 −80

EDS = 1 ·104Vcm−1

EDS = 2 ·104Vcm−1

EDS = 4 ·104Vcm−1

(a) EDS in kV/cm

Vth in V

010 20 30 40

−20

−10

0experimenteller Mittelwert

lineares Modell

Hyperbel-Modell

(b)

Abbildung 5.16: Verteilung der Schwellenspannung und ihre Abhängigkeit von der Drain-

Source-Feldstärke. (a) Häufigkeitsverteilungen, (b) Abhängigkeit der

Schwellenspannung von der elektrischen Feldstärke

124

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

qVth(VDS1)

qφBn

Source

qVth(VDS2)

WφBn ,sperr

qϕsperr

EC(VDS)VDS1 < VDS2

Drain

x= 0

EC(VDS1, VGS =Vth1)

Abbildung 5.17: Vereinfachtes Bändermodell des Source-Kontakts in Abhängigkeit der

Drain-Source-Spannung VDS

gehen angemessen, da die Schwellenspannung unter anderem vom vorherigen VGS- und

VDS-Verlauf abhängt. Eine statistische Betrachtung der Häufigkeitsverteilung bzw. der

Mittelwerte kompensiert diesen Einfluss zumindest teilweise. Es ist eindeutig zu erkennen,

dass der Mittelwert der Schwellenspannung mit steigender Feldstärke zwischen den Drain-

und Source-Elektroden abfällt. Dieses Phänomen tritt in konventionellen MOSFET als

Kurzkanaleffekt DIBL auf [Sze81]. Bei Auftreten des DIBL-Effekts erzeugt das Drainpo-

tenzial bereits teilweise eine Anlagerung von Minoritätsladungsträgern im Kanal, so dass

ein geringeres Gate-Potenzial angelegt werden muss, um eine vollständige Inversionsschicht

zu erreichen. In den hier vorgestellten Transistoren findet zwar kein Schaltmechanismus

durch die Bildung einer Inversionsschicht statt, doch nimmt das Drainpotenzial Einfluss

auf den sperrenden Source-Kontakt, so dass die Schwellenspannung reduziert wird. Das

Transistorverhalten erscheint so, als unterläge es dem DIBL-Effekt. Zur Unterscheidung

wird dieser Effekt im Folgenden drain induced threshold lowering (DITL) genannt und als

Pseudo-Kurzkanaleffekt bezeichnet, da er offensichtlich auch in Langkanaltransistoren auf-

tritt. Zur näheren Erläuterung des DITL-Effekts wird Abbildung 5.17 herangezogen. Sei

WφBn ,sperr die Barrierenweite, die idealerweise ausreichend ist, um eine Durchtunnelung

der Barriere zu unterbinden und den Transistor zu sperren; dann ist ϕsperr das Potenzial,

welches an der Stelle x=WφBn ,sperr existieren muss, um den Transistor zu sperren. Die

Energie der Leitungsbandkante an dieser Stelle muss demnach im Sperrbetrieb mindestens

qϕsperr betragen. Liegt als Drain/Source-Spannung VDS1 an, so muss durch eine negative

Gate-Spannung die Energiedifferenz qVth(VDS1) erreicht werden. Die Bandverbiegung im

Leitungsband, die durch das Gate-Potenzial bewirkt wird, ist exemplarisch als gestrichel-

te, rote Bandkante eingezeichnet. Für eine höhere Drain/Source-Spannung VDS2 > VDS1

verschiebt sich das zur Sperrung notwendige Gate-Potenzial (also die Schwellenspannung)

weiter in den negativen Bereich.

Die Mittelwerte der Schwellenspannungen sind in Abhängigkeit von der longitudinalen

Feldstärke im Diagramm der Abbildung 5.16b aufgetragen. In der Literatur wird für den

DIBL-Effekt ein linearer Zusammenhang zwischen Schwellenspannung und Drain-Source-

125

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Spannung beschrieben [Aror07]. Wird diese Abhängigkeit auf den DITL-Effekt übertragen,

so lässt er sich mit

Vt,lin =Vt0 +δ

LVDS (5.5)

approximieren, wobei Vt0 die Schwellenspannung für VDS = 0 V und δdie Steigung sind.

Der lineare Zusammenhang ergibt sich unweigerlich aus Abbildung 5.17, da sich dort ei-

ne Änderung der Drain-Source-Spannung proportional auf das Potenzial an der Stelle

WφBn ,sperr auswirkt. Die Grafik in Abbildung 5.16b zeigt jedoch, dass das lineare Mo-

dell nur einen Kompromiss zwischen Einfachheit und Genauigkeit darstellt. Die durch

das Gate-Potenzial hervorgerufene Bandverbiegung bewirkt einen nicht linearen Zusam-

menhang zwischen Vth und VDS. Wird eine Abhängigkeit mit einer Hyperbel als Verlauf

angenommen, stimmen die Messwerte mit dem Kurvenverlauf wesentlich besser überein.

Die Modellgleichung lautet

Vt,hyp =αVDS

βL +VDS

+η(5.6)

mit α,βund ηals bauelement- und messumgebungsabhhängige Konstanten. An dieser

Stelle unterscheidet sich folglich der beobachtete DITL-Effekt in SB-MOSFET vom

DIBL-Effekt in konventionellen Kurzkanaltransistoren. Letztendlich wirkt sich die unter-

schiedliche Abhängigkeit nur geringfügig auf den Kennlinienverlauf aus. Die modellierten

Kennlinien in Abbildung 5.18 zeigen die Ausgangskennlinienfelder unter Anwendung

des linearen Modells nach Gleichung (5.5), des Hyperbel-Modells nach Gleichung (5.6)

und der Shockley-Gleichungen als Standard-Transistormodell. Zur Wahrung der

lineares Modell Hyperbel-Modell Shockley-Modell

Drain-Source-Spannung VDS

Drain-Source-Strom IDS

Abbildung 5.18: Vergleich der Modelle zum DITL-Effekt

126

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Verhältnismäßigkeit sind die Kennlinien im Verhältnis der Vth-VDS-Charakteristik in

Abbildung 5.16b gewählt, wobei die konstante Schwellenspannung für das Shockley-

Modell als arithmetischer Mittelwert der drei experimentellen Schwellenspannungswerte

verwendet wird. Es zeigt sich, dass im Anlaufbereich beide Modelle einen flacheren Kenn-

linienverlauf als das Shockley-Modell ausbilden. Dieser relativ flache Verlauf kann auch

in Experimenten beobachtet werden. Die Abweichung zwischem dem linearen und dem

Hyperbel-Modell ist nur geringfügig. Im Sättigungsbereich tritt ein weiterer Anstieg des

Drain-Stroms auf. Dieser Effekt darf nicht mit dem ambipolaren Ladungsträgertransport

verwechselt werden. Der Anstieg wird allein durch den weiteren Schwellenspannungsabfall

mit steigenden Drain-Source-Feldern verursacht. Zunächst ist auch hier die Abweichung

beider Modelle voneinander unerheblich. Sinnvollerweise sättigt das Hyperbel-Modell den

Drain-Strom für sehr hohe VDS aymptotisch ab, da die Änderung der Barrierenweite für

hohe Drain-Potenziale abnimmt. Das lineare Modell weist diese Eigenschaft nicht auf, was

theoretisch zu einem unlimitierten, aber von der Gate-Elektrode immer noch steuerbaren

Drain-Stromanstieg führt. In der konventionellen MOSFET-Technik führt die Anhebung

der Drain-Source-Spannung in DIBL-betroffenen Bauelementen unweigerlich in einen

Bereich, der durch den Punch-through-Effekt dominiert wird, so dass der Transistor seine

Gate-Steuerbarkeit verliert [Sze81].

Ebenso wie die Schwellenspannung zeigt auch die Feldeffektladungsträgerbeweglichkeit

eine Abhängigkeit von dem lateralen elektrischen Feld im Kanal [siehe Abbildung 5.19a].

Häufigkeit Hk

EDS = 1 ·104Vcm−1

EDS = 2 ·104Vcm−1

EDS = 4 ·104Vcm−1

µFE in cm2(Vs)−1

0,00 0,05 0,10 0,15

(a) EDS in kV/cm

µFE in cm2(Vs)−1

0 10 20 30 40

0,00

0,05

0,10

0,15

experimenteller Mittelwert

lineares Modell

(b)

Abbildung 5.19: Verteilung der Feldeffektladungsträgerbeweglichkeit und ihre Abhängig-

keit von der Drain-Source-Feldstärke. (a) Häufigkeitsverteilungen, (b) Ab-

hängigkeit der Mobilität von der elektrischen Feldstärke

127

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Wird die Häufigkeitsverteilung in Abhängigkeit von der Feldstärke aufgetragen, so

lässt sich der Zusammenhang offensichtlich in linearer Weise beschreiben [siehe Abbil-

dung 5.16b]. Die Modellgleichung lautet somit

ˆµFE =µFE0 +γ

LVDS,(5.7)

mit µFE0 als Feldeffektladungsträgerbeweglichkeit ohne Einfluss des lateralen, elektrischen

Felds und γals Steigung. Die Ursache des Anstiegs liegt vermutlich einerseits an der

Eigenschaft, dass die Barrierenweiten der Metall-Halbleiter-Kontakte und damit auch die

Messwerte Hyperbel-Modell lineares Modell Shockley-Modell

VDS in V

IDin mA

0510 15 20

0,5

1,0

1,5

VGS = 0...20 V

(a): Ausgangskennlinienfeld mit modellier-

ten Kurvenverläufen

VDS in V

log (|erel|)

0 5 10 15 20

−4

−3

−2

−1

(b): relativer Approximationsfehler erel für

VGS = 0V

VDS in V

log (|erel|)

0510 15 20

−4

−3

−2

−1

(c): relativer Approximationsfehler erel für

VGS = 10V

VDS in V

log (|erel|)

0510 15 20

−4

−3

−2

−1

(d): relativer Approximationsfehler erel für

VGS = 20V

Abbildung 5.20: Ausgangskennlinienfelder der Kennlinienmodelle im Vergleich und deren

relative Approximationsfehler7zum Transistor aus Abbildung 5.10

7Der verwendete relative Approximationsfehler wird zu erel =ˆ

ID−ID

berechnet.

128

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

Kontaktwiderstände stark spannungsabhängig sind; andererseits ist der Effekt in einem

gewissen Maß der ambipolaren Ladungsträgerinjektion zuzurechnen8.

Dem Anstieg der Ladungsträgermobilität durch die Spannung VDS wirkt die Mobili-

tätsreduktion durch den Einfluss des Gate-Potenzials entgegen. Durch die Ladungsträ-

gerakkumulation treten vermehrt Streuereignisse von Ladungsträgern am Gitter und

untereinander auf. Die Abhängigkeit wird mit Gleichung (2.13) beschrieben [Fu82]. In

Nanopartikelbauelementen wird dieser Effekt durch die Ansammlung von Ladungsträgern

in den Halbsphären grenzflächennaher Nanopartikel bzw. durch die Rauheit der Nanopar-

tikelschicht verstärkt [OMNH08,BNMH09]. Wird angenommen, dass die Abhängigkeiten

der Beweglichkeit von VGS und VDS nicht zusammenhängen, kann Gleichung (2.13)

einschließlich der Annahme einer Feldabhängigkeit der Schwellenspannung zu

ˆµFE =µFE0 +γ

LVDS

1 + θhVGS −ˆ

Vthi(5.8)

erweitert werden.

Abbildung 5.20a zeigt den Vergleich der Ausgangskennlinienfelder, modelliert nach

dem linearen und dem Hyperbel-Modell der Schwellenspannungsabhängigkeit sowie

die Kennlinien nach den Shockley-Gleichungen. Als Referenzbauelement wird der

Transistor aus Abbildung 5.10 und seine Strom-Spannungs-Charakteristik herangezogen.

Die Wahl der Modellparameter orientiert sich an den Graphen der Abbildungen 5.16b und

5.19b. Da die Verteilungen der Transistorparameter, aus denen die Modelle entwickelt

werden, einer statistischen Streuung unterliegen, müssen die Modellparameter individuell

an den Transistor angepasst werden. Die Kennlinien des Hyperbel-Modells beinhalten

auch die laterale Feldabhängigkeit der Mobilität im Triodenbereich des Transistor, so

dass die Modellgleichungen durch

ID=Wǫ0ǫr

Lti

µFE0 +γ

LVDS

1 + θ"VGS −αVDS

βL +VDS −η#

"VGS −αVDS

βL +VDS −η#−VDS

2

VDS

(5.9a)

für VGS −ˆ

Vth > VDS,

ID=Wǫ0ǫr

2Lti

µFE0 +γ

LVDS

1 + θ"VGS −αVDS

βL +VDS #"VGS −αVDS

βL +VDS #2

(5.9b)

für VGS −ˆ

Vth ≤VDS

8Die Feldeffektladungsträgerbeweglichkeit stellt lediglich einen Effektivwert dar, der aus der Überla-

gerung der Ströme beider Ladungsträgerarten ermittelt wird. Eine Unterscheidung zwischen Löcher- und

Elektronenbeweglichkeit ist anhand dieser Größe nicht möglich.

129

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

gegeben sind. Im Sättigungsbereich wird die Abhängigkeit vernachlässigt (VGS = 0 V). Für

das lineare Modell ist der Drain-Strom durch

ID=Wǫ0ǫr

Lti

µFE0

1 + θ"VGS −Vt0 +δ

LVDS#

"VGS −Vt0 +δ

LVDS#−VDS

2

VDS (5.10a)

für VGS −ˆ

Vth > VDS,

ID=Wǫ0ǫr

2Lti

µFE0

1 + θ"VGS −Vt0 +δ

LVDS#"VGS −Vt0 +δ

LVDS#2

(5.10b)

für VGS −ˆ

Vth ≤VDS

definiert. Die Parameter der Shockley-Gleichungen werden nach den Standardverfahren

aus der Transferkennlinie extrahiert. Anhand der Ausgangskennlinienfelder ist zu bemer-

ken, dass die beiden vorgestellten Modelle das reale Verhalten des Transistors wesentlich

besser approximieren als die Shockley-Gleichung mit konstanten Transistorkennwerten.

Deutliche Unterschiede zwischen dem linearen Modell und dem Hyperbel-Modell sind je-

doch in Abhängigkeit von der Gate-Source-Spannung zu bemerken. Das lineare Modell

scheint insbesondere für niedrige VGS geeignet zu sein [siehe Abbildung 5.20b], da – ob-

wohl der Parameter γim Hyperbel-Modell zu Null gesetzt wird, d.h. die Steigerung der

Mobilität mit größerem VDS abgestellt wird – eine bessere Überdeckung der Kennlinien

erreicht wird. Für hohe VGS hingegen erscheint das Hyperbel-Modell geeigneter [siehe Ab-

bildungen 5.20c und 5.20d].

Die getrennte Wahl der Modellparameter des Hyperbel-Modells nach Betriebsbereichen

des Transistors ist notwendig, weil offensichtlich die Annahme der Unabhängigkeit der

transversalen und lateralen Feldkomponenten für die Herleitung der Gleichung (5.8) nicht

Vth in V

µFE in cm2(Vs)−1

−25 −20 −15 −10 −5

0,00

0,05

0,10

0,15

0,20

µFE <(−0,00679V−1·Vth + 0,0183) cm2(Vs)−1

Abbildung 5.21: Korrelation der ermittelten Feldeffektmobilität mit der Schwellenspan-

nung in ZnO-NP-TFT mit Al-Drain-/Source-Elektroden

130

5.3 Dünnfilmtransistoren mit Rückseiten-Gate-Elektrode

ohne Einschränkung gültig ist. Insbesondere für niedrige Gate-Source-Spannung scheint

eine Korrelation zu existieren.

Das Modell berücksichtigt ebenfalls nicht die Korrelation zwischen Schwellenspannung

und Ladungsträgerbeweglichkeit. Wie in Abbildung 5.21 dargestellt, besteht ein Zusam-

menhang zwischen beiden Größen. Der Korrelationskoeffizient nach Pearson mit

Korr(Vth, µFE) = Cov(Vth, µFE)

qVar(Vth)·qVar(µFE)(5.11)

bestätigt immerhin mit einem Wert von −0,58 eine schwache Korrelation [HEK05]. Auf-

fällig ist, dass oberhalb der eingezeichneten Gerade keine Wertepaare gefunden werden,

so dass davon ausgegangen wird, dass eine obere Schranke existiert und beide Parameter

nicht unabhängig voneinander eingestellt werden können. Dieses ist in Übereinstimmung

mit der physikalischen Vorstellung des Transistors: hohe Kontaktwiderstände bedeuten ei-

ne geringe Ladungsträgerinjektionsrate, so dass die Schwellenspannung hoch ist. In Folge

des Kontaktwiderstands sinkt aber die Feldeffektladungsträgerbeweglichkeit.

5.3.3 Bewertung der Dünnfilmtransistoren

Durch die Integration und Analyse von ZnO-NP-TFT in der Inverted Staggered-Bauform

mit Rückseiten-Gate-Elektrode können sowohl Rückschlüsse auf die Kontakteigenschaf-

ten als auch auf die Auswirkungen der Oberflächenreinigung des Halbleiters und der

Annealing-Temperatur geschlossen werden. Es zeigt sich, dass sowohl Aluminium-

Kontakte als auch Gold-Kontakte geeignet sind, um leistungsfähige Transistoren zu

integrieren.

Die hohe Ausbeute an funktionsfähigen Bauelementen ermöglicht statistische Aussagen

über das Transistorverhalten. In Langkanal-FET mit halbleitendem ZnO tritt eine

draininduzierte Schwellenspannungsabsenkung (DITL) als Pseudo-Kurzkanaleffekt auf.

Weiterhin ist die Zunahme der Feldeffektladungsträgerbeweglichkeit mit steigender

Drain-Source-Spannung zu beobachten. Die Shockley-Gleichungen beschreiben daher

das Transistorverhalten nicht mehr in ausreichender Weise. Mit dem vorgestellten

semi-empirischen Modell lassen sich die Kennlinienverläufe jedoch, einschließlich einer

gate-induzierten Mobilitätsdegradation, in hinreichender Weise modellieren.

Die in dieser Arbeit vorgestellten Transistoren zeigen, verglichen mit Veröffentlichungen

in der Fachliteratur, eine gute Leistungsfähigkeit. So berichten Lee et al. Ladungsträ-

gerbeweglichkeiten von µFE = 4·10−4cm2(Vs)−1in [LJJ+08] und µFE = 2·10−3cm2(Vs)−1

in [LJK+07]. Die Annealing-Bedingungen werden mit Ta= 600◦

C für fünf Stunden in

O2-Atmosphäre angegeben. Die Strommodulationen betragen ca. 102bzw. 3 ·103. Ein

deutlicher Unterschied zu den Transistoren in [LJJ+08] und [LJK+07] ist die Lage der

Schwellenspannung. Während für die einen Transistoren eine Schicht aus 50nm Gold

verwendet wird [LJJ+08], besteht in [LJK+07] die Kontaktierung aus 1 nm Chrom und

49 nm Gold. Für den ersten Fall wird eine Schwellenspannung Vth =−9 V angegeben, die

konsistent mit den Schwellenspannungen der vorgestellten Verarmungstyp-Transistoren

ist; im zweiten Fall beträgt die Schwellenspannung 31 V, so dass der Transistor selbstsper-

rend ist.

131

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Tabelle 5.6: Vergleichende Übersicht über Transistorparameter aus der Literatur und den

eigenen Arbeiten

Quelle D/S Ta

Vth µFE ION/IOFF

in V in cm2(Vs)−1

Lee et al. [LJK+07] Au 600◦

C−9,0 4 ·10−41·102

Lee et al. [LJJ+08] Au 600◦

C 31,0 2 ·10−33·103

Okamura et al. [OMNH08] Al 150◦

C 49,7 8,4·10−33,8·104

Bubel et al. [BNMH09] Al 150◦

C 60,0 2 ·10−31·102

Mechau et al. [MBNH10] Al 150◦

C 65,0<2·10−31·103

vorliegende Arbeit Au 600◦

C−6,0 1,0·10−21·102

vorliegende Arbeit Al 600◦

C−11,0 1,3·10−21,2·104

Okamura et al. untersuchen in [OMNH08] den Einfluss der Grenzflächenrauheit

zwischen der ZnO-Nanopartikelschicht und dem Gate-Dielektrikum. Die bei einer

maximalen Temperatur von 150◦

C prozessierten und mit Aluminium kontaktierten

Transistoren zeigen demnach höhere Mobilitäten für glattere Grenzflächen, wobei die

Reduktion der Rauheit durch höhere Dispergierzeiten und damit kleineren Partikeln

erreicht wird. Die ermittelte Ladungsträgerbeweglichkeit und Strommodulation betragen

µFE = 8,4·10−3cm2(Vs)−1und ION/IOFF = 3,8·103bei einer Schwellenspannung

Vth = 49,7 V. Hierauf aufbauend demonstrieren sowohl Bubel et al. in [BNMH09] als

auch Mechau et al. in [MBNH10], dass die Mobilitätssteigerung durch Rauheitsreduk-

tion ebenfalls mittels Zugabe von Dispergierstabilisatoren bewirkt werden kann. Dennoch

übertrifft weder die Feldeffektladungsträgerbeweglichkeit bei Bubel et al. noch bei

Mechau et al. einen Wert von µFE = 2 ·10−3cm2(Vs)−1nicht.

Zur Übersicht ist in Tabelle 5.6 ein Vergleich der Parameter der in dieser Arbeit

vorgestellten Transistoren mit ausgewählten Bauelementen aus der Literatur aufgeführt.

5.4 Einzelpartikeltransistoren mit

Rückseiten-Gate-Elektrode

Um auch mit ZnO-Nanopartikeln eine Steigerung der Ladungsträgerbeweglichkeit zu

erreichen, wird wiederum eine Reduktion der Dichte der interpartikulären Grenzflächen

vorgenommen. Die Integrationstechniken zur Herstellung der Einzelpartikeltransisto-

ren, die Vorteile, Nachteile und allgemeinen Problematiken (z.B. der mangelhaft

reproduzierbare Partikeleintrag in nanoskalige Zwischenräume) können von den Silizium-

Einzelpartikeltransistoren prinzipiell übertragen werden.

Die im Folgenden vorgestellten Einzelpartikelbauelemente werden ausschließlich mit

Aluminium kontaktiert, da dieses aufgrund seiner Haftungseigenschaften in besonderem

Maße für den Einsatz in der verwendeten Kantenabscheidungstechnik geeignet ist.

132

5.4 Einzelpartikeltransistoren mit Rückseiten-Gate-Elektrode

Ein Vergleich mit Berichten aus der Literatur ist nicht möglich, da entsprechende

Veröffentlichungen über Kurzkanal- oder Einzelpartikeltransistoren mit Zinkoxid bzw.

Zinkoxid-Nanopartikeln nicht bekannt sind.

5.4.1 Inverted Coplanar-Architektur

Elektrische Transistorparameter

Typische Kennlinien sind in den Abbildungen 5.22 und 5.23 dargestellt. Beide Transistoren

befinden sich auf dem selben Wafer, zeigen jedoch unterschiedliche Qualitäten im Aus-

gangskennlinienfeld. Das Auftreten verschiedener Kennlinienverläufe im Zusammenhang

mit ZnO-Nanopartikel-Dünnfilmtransistoren wurde bereits in Abschnitt 5.3.2 beobachtet.

Während im Ausgangskennlinienfeld des Kennlinientyps I die Drain-Source-Spannung eine

Schwelle übersteigen muss, um einen Drain-Strom hervorzurufen, ist im Kennlinientyp II

ein sofortiger Drain-Stromanstieg für VDS >0 V zu verzeichnen. Die Ursache für die Exi-

stenz derart verschiedener Verläufe liegt vermutlich in einer sehr verschiedenen Anordnung

der Partikel innerhalb des Nanograbens bzw. in einem Unterschied der elektrisch aktiven

Störstellen. Festzustellen sind weiterhin starke Ähnlichkeiten der Charakteristiken der

Inverted Coplanar-EPT zu den in Abschnitt 5.3.1 beschriebenen Inverted Coplanar-TFT.

Die ID-VDS-Charakteristiken des Kennlinientyps I und der Dünnfilmtransistoren ähneln

sich, einschließlich des überschwingenden Drain-Stroms, sehr stark. Der Kennlinienverlauf

erscheint typisch für diese Bauart. Das Überschwingen des Drain-Strom wird nicht durch

den Gunn-Effekt verursacht, da das nächste Seitental mit einer Energiedifferenz von 3 eV

ungünstig liegt. Wahrscheinlicher ist ein Aufladungseffekt grenzflächennaher Defektstellen

oder die Selbsterwärmung während des Stromflusses. Neben der absoluten Sättigung des

VGS in V

IDin A

−6−4−2024

10−10

10−9

10−8

10−7

10−6

10−5

0,0

0,5

1,0

VDS = 2,5 V

1,5

2,0

2,5

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

01234

VGS =−1...5 V

(b): Ausgangskennlinienfeld

Abbildung 5.22: Kennlinien eines ZnO-NP-Einzelpartikeltransistors im Inverted Coplanar-

Aufbau (Kennlinientyp I). Der Transistor besitzt eine Kanallänge von

L= 80 nm und eine Weite von W= 100 µm. Das Gate-Dielektrikum

besteht aus 31 nm SiO2und 47 nm Si3N4. Als Substrat und Rückseiten-

Gate-Elektrode dient p-Si (NA≈1015 cm−3). Die Drain- und Source-

Kontakte bestehen aus 100 nm Aluminium.

133

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VGS in V

IDin A

−4−20246

10−10

10−9

10−8

10−7

10−6

0,0

0,2

0,4

0,6

VDS = 2,5 V 0,8

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

0123

6VGS =−2...4 V

(b): Ausgangskennlinienfeld

Abbildung 5.23: Kennlinien eines ZnO-NP-Einzelpartikeltransistors im Inverted Coplanar-

Aufbau (Kennlinientyp II). Der Transistor besitzt eine Kanallänge von

L= 80nm und eine Weite von W= 100µm. Das Gate-Dielektrikum

besteht aus 31 nm SiO2und 47 nm Si3N4. Als Substrat und Rückseiten-

Gate-Elektrode dient p-Si (NA≈1015 cm−3). Die Drain- und Source-

Kontakte bestehen aus 100nm Aluminium.

Drain-Strom VGS ≫Vth ist im Betriebsbereich VGS < Vth ein erneutes Aufsteuern des

Transistors durch ambipolaren Ladungsträgertransport zu beobachten.

Wie erwartet können die notwendigen Betriebsspannungen reduziert werden, so

dass |VGS|<3 V und VDS <3 V gewählt werden können. Da die Schwellenspannungen

der untersuchten Transistoren teilweise im negativen Spannungsbereich liegen und

die Bauelemente somit selbstleitend sind, kann die Gate-Source-Spannung nicht mit

VGS ≥0 V begrenzt werden. Die Schwellenspannungen der dargestellten Transistoren

betragen Vth =−0,8 V für Bauelemente des Kennlinientyps I bzw. Vth =−0,1 V für

Bauelemente des Kennlinientyps II. Eine Hysterese ist nur sehr gering ausgeprägt. Da

sie vornehmlich bei Gate-Source-Spannungen oberhalb der Schwellenspannung auftritt

und in der Nähe der Schwellenspannung bereits kompensiert ist, ist auch nur eine

Schwellenspannungsverschiebung von ca. ∆Vth =−0,2 V zu messen.

Auffällig sind die guten ION/IOFF-Verhältnisse mit Werten bis zu 3,5·104. Diese übertref-

fen die Strommodulationen, die an vergleichbaren Dünnfilmtransistoren gemessen werden.

Dieses Verhalten deutet auf ein angemessenes Sperrverhalten hin, so dass die Kontakte

geeignet sind, im eingeschalteten Zustand ausreichend Ladungsträger passieren zu lassen

und im ausgeschalteten Zustand den Stromfluss zu sperren. Weiterhin drückt sich das

gute Sperrverhalten in Subschwellenstromanstiegen aus, die für Nanopartikel-basierte

SB-MOSFET mit S= 340 mV/dek bzw. S= 240 mV/dek äußerst gering sind.

Eine Steigerung der Ladungsträgerbeweglichkeit kann nur eingeschränkt erreicht

werden. Mobilitäten von µFE = 0,01 cm2(Vs)−1befinden sich zumindest in einem Bereich,

in dem auch die Beweglichkeiten von Al-kontaktierten Dünnfilmtransistoren in der

Inverted Staggered-Konfiguration und einer Annealing-Temperatur von Ta= 600◦

134

5.4 Einzelpartikeltransistoren mit Rückseiten-Gate-Elektrode

Tabelle 5.7: Übersicht über die elektrischen Transistorparameter typischer ZnO-

NP-Einzelpartikeltransistoren im Inverted Coplanar-Aufbau. L= 80 nm,

W= 100µm. Drain- und Source-Elektroden bestehen aus 100nm Aluminium.

Typ Dielektrikum ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

I31 nm SiO23·104−0,8 1,0·10−20,34

+47 nm Si3N4

II 31 nm SiO25·103−0,1 4,9·10−30,24

+47 nm Si3N4

liegen. Verglichen mit Dünnfilmtransistoren im Inverted Coplanar-Aufbau ist eine Stei-

gerung um 3 Größenordnungen zu verzeichnen. In Anbetracht des Problems, dass eine

genaue Bestimmung der Anzahl elektrisch aktiver Nanopartikel nicht möglich ist, kann

die Beweglichkeit in den Einzelpartikeltransistoren mittels der geometrischen Transistor-

weite ausschließlich nach unten abgeschätzt werden. Somit ist von wesentlich höheren,

realen Beweglichkeiten auszugehen. Die Transistorparameter typischer Bauelemente des

Kennlinientyps I und II sind in Tabelle 5.7 aufgeführt.

Trotz der drastischen Skalierung der Kanallänge um zwei Größenordnungen kann

keine abschließende Aussage über das Auftreten von Kurzkanaleffekten getroffen werden.

Im Kennlinientyp II ist zwar nach dem eindeutigen Sättigungsbereich ein weiterer

Anstieg des Drain-Stroms zu erkennen; ein Punch-through-Effekt mit der Dominanz des

raumladungsbegrenzten Stromflusses kann jedoch weitestgehend ausgeschlossen werden,

da IDproportional zu VDS zunimmt. Das Auftreten des DITL-Effekts kann hingegen

nicht ausgeschlossen werden, zumal die Kanallängen sehr kurz sind. Ebenfalls nahelie-

gend ist der ambipolare Ladungsträgertransport, der im Ausgangskennlinienfeld nach

Gleichung (2.6) beschrieben wird und auch in der Transferkennlinie ersichtlich ist. Das

Verhältnis zwischen Elektronen und Löcherbeweglichkeit wird aus einer Kurvenanpassung

bestimmt, nach dem die Löcherbeweglichkeit um einen Faktor von ca. 0,2...0,3 unter der

Elektronenbeweglichkeit liegt. Eine Überlagerung der beiden letztgenannten Effekte ist

selbstverständlich möglich.

Die Ausbeute an funktionsfähigen Transistoren ist im Vergleich zu Silizium-

Nanopartikeltransistoren in Einzelpartikel-Bauform recht hoch, so dass anhand der

Parameter von acht Transistoren statistische Aussagen bezüglich der Kennwerte getroffen

werden können. Die Häufigkeitsverteilungen der Schwellenspannung, der Feldeffekt-

ladungsträgerbeweglichkeit und der Strommodulation sind in den Diagrammen der

Abbildung 5.24 dargestellt. Mit hoher Wahrscheinlichkeit entscheidet die physische Lage

der Nanopartikel in den Nanozwischenräumen über die Eigenschaften der elektrischen

Kontakte. Die Lage unterliegt naturgemäß dem Zufall, so dass sich die Verteilungs-

eigenschaften auf die elektrischen Eigenschaften auswirken. Eine detaillierte Analyse

der Faktoren, die zu den experimentell gewonnenen Ergebnissen, insbesondere ihrer

135

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Vth in V

−4−202

Klassengröße: 1 V

Normalverteilung

Häufigkeit Hk

Häufigkeit

(a): Schwellenspannung

Klassengröße: 2 ·10−3cm2(Vs)−1

Häufigkeit Hk

µFE in cm2(Vs)−1

0,000 0,005 0,010

Häufigkeit

Log-Normal-Verteilung

0,015 0,020

(b): Feldeffektladungsträgerbeweglichkeit

Klassengröße: 2000

ION/IOFF

Häufigkeit Hk

102103104105

3Häufigkeit

Log-Normal-Verteilung

(c): ION/IOFF-Verhältnis

Abbildung 5.24: Häufigkeitsverteilungen der Transistorparameter in ZnO-NP-EPT in der

Inverted Coplanar-Bauform mit Al-Drain-/Source-Elektroden

136

5.4 Einzelpartikeltransistoren mit Rückseiten-Gate-Elektrode

Verteilung führen, ist aufgrund der nicht zur Verfügung stehenden Analyse-Werkzeuge

(z.B. hochauflösende Focused ion beam-Rasterelektronenmikroskopie) nicht Gegenstand

dieser Arbeit.

Die Häufigkeitsverteilung weist einen Mittelwert der Schwellenspannung von

Vth =−0,84V auf, wobei zu bemerken ist, dass 3 von 8 Transistoren eine positive

Schwellenspannung besitzen und somit selbstsperrend sind. Der Mittelwert der Ladungs-

trägerbeweglichkeit ist mit µFE = 9,4·10−4cm2(Vs)−1recht gering, aber größer als die

ermittelte Beweglichkeit in vergleichbaren Dünnfilmtransistoren. Die Strommodulation

verteilt sich mit einem Mittelwert von ca. 103über die funktionsfähigen Exemplare, so dass

mit dem Austausch des Dünnschichthalbleiters durch einzelne Nanopartikelagglomerate

eine Steigerung um durchschnittlich eine Größenordnung erreicht wird.

Degradation

Eine Degradation der Transistorparameter durch Lagerung an Luft kann selbst nach einer

Lagerzeit von 18 Monaten ohne Passivierungsmaßnahmen nicht festgestellt werden.

Vielmehr ist eine Degradation der elektrischen Eigenschaften von Zinkoxid bekannt,

die durch elektrischen Stress hervorgerufen wird. Für ZnO-TFT mit gesputterten ZnO-

Schichten berichten Cross und Souza eine Transistordegradation mit zunehmender Mess-

zeit bei anliegender Gate-Spannung [CS06,CS08]. Dabei nimmt auch die Größe des Gate-

Potenzials Einfluss auf die Ausprägung der Degradation. Diese äußert sich einerseits durch

eine Anhebung der Schwellenspannung, und infolgedessen durch einen Abfall der maxima-

len Drain-Stromstärke. Begründet wird die Beobachtung mit der Besetzung von Haftstellen

im Halbleiter an oder zumindest in der Nähe der Grenzfläche zum Gate-Dielektrikum. Mit

Beendigung des Stress’ ist eine selbsttätige Relaxation bei Raumtemperatur festzustellen,

die auf eine thermische Ionisierung der Haftstellen schließen lässt.

Sowohl Bera et al. als auch Maeng et al. untersuchen den selben Sachverhalt an

einem den Nanopartikeln verwandten Material, den Nanodrähten (nanowires). Ihre Ana-

lyse an Nanodraht-Transistoren führt ebenfalls zu dem Ergebnis eines Stromabfalls mit

steigender Messzeit [BB09,MPC+09]. Neben der Abhängigkeit vom Gate-Potenzial identifi-

zieren Maeng et al. einen zusätzlichen Einfluss der Drain-Source-Spannung [MPC+09].

In beiden Veröffentlichungen wird die Degradation als Folge einer Wechselwirkung mit der

Umgebungsatmosphäre angesehen, dessen Wirkmechanismus darin besteht, durch die Ad-,

De- und Resorption von Sauerstoffionen und Wassermolekülen die oberflächennahe Defekt-

dichte zu verändern. Das transiente Verhalten wird mittels einer exponentiellen Abnahme-

funktion modelliert, wobei die Anzahl der Zerfallsterme die Anzahl der unterschiedlichen

Arten von Defektzuständen entspricht [BB09]. Bei zeitlich konstanter Lichtimmission ge-

nügt ein Zerfallsterm mit der Relaxationszeit τdeg. Der beschreibende Funktionsterm lautet

dann allgemein

ID=ID0+a·exp −t

τdeg !.(5.12)

In der Tat lässt sich auch in den ZnO-Einzelpartikeltransistoren eine Degradation des

Drain-Stroms feststellen. Anhand der wiederholt gemessenen Kennlinien eines Transi-

137

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

tin s

ID,max in A

0 1000 2000

10−7

10−6

10−5

Messwerte

exponentielle Abnahme

Abbildung 5.25: Quasi-transientes Verhalten der maximalen Drain-Stromstärke in einem

ZnO-Einzelpartikeltransistor im Inverted Coplanar-Aufbau unter Stress

(normale Betriebsbedingungen)

stors, der unter gleichen Messparametern belastet wird, lässt sich mit fortschreitender

Zeit ein Abfall des maximalen Drain-Stroms beobachten. Dieser ist im Diagramm der Ab-

bildung 5.25 dargestellt. Die durch eine Kurvenanpassung mit Gleichung (5.12) ermittelte

Zeitkonstante beträgt τdeg = 345,3 s.

Bewertung und Fazit

Einzelpartikeltransistoren mit Zinkoxid-Nanopartikeln in der Inverted Coplanar-

Architektur zeigen eine verbesserte Leistungsfähigkeit gegenüber ZnO-Nanopartikel-

Dünnfilmtransistoren. Durch die Reduktion der Störstellenanzahl innerhalb des Kanals

kann unter Aufrechterhaltung der erreichten Ladungsträgerbeweglichkeit auf ein

Annealing der Nanopartikel verzichtet werden. Besonders hervorzuheben ist das wesent-

lich verbesserte Sperrverhalten. Die hohen ION/IOFF-Verhältnisses sind geeignet, um die

Pegeldetektionssicherheit in logischen Schaltungen zu gewährleisten.

Nachteilig ist die bauartbedingte, geringe Ausbeute an funktionsfähigen Bauelementen,

die zuvor bereits bei der Integration der Silizium-Einzelpartikeltransistoren bemängelt

wurde.

5.4.2 Inverted Staggered-Architektur

Bauelementintegration

Der Ablauf der Integration der Inverted Staggered-Einzelpartikeltransistoren wird analog

zu den Silizium-EPT in Abschnitt 4.2.2 durchgeführt, wobei das Dielektrikum aus

elektrischen Stabilitätsgründen durch ein Stapeldielektrikum aus 100 nm SiO2und 20 nm

138

5.4 Einzelpartikeltransistoren mit Rückseiten-Gate-Elektrode

(a)

Drain/Source

nanoskaliger Transistorkanal

(b)

Abbildung 5.26: REM-Aufnahmen der Transistorstrukturen im Inverted Staggered-

Aufbau auf einem ZnO-Nanopartikelfilm. (a) Übersicht, (b) Ausschnitt

des Kanalgebiets

Si3N4ersetzt wird. Die ZnO-Dispersion mit ξ(ZnO) = 35 Gew.-% wird bei 2000 min−1

aufgetragen und anschließend für zwei Stunden in O2-Atmosphäre bei 800◦

C getempert.

Nach der Strukturierung der Drain- und Source-Elektroden werden die Nanolinien

entfernt, um mögliche elektrische Kurzschlüsse, die durch die geringe Kantenbedeckung

während der Bedampfung entstehen, zu verhindern. Die Strukturen sind in Abbildung 5.26

als REM-Aufnahmen abgebildet. Auf eine Untersuchung von anderen Drain-/Source-

Materialien als Aluminium muss verzichtet werden, da sich herausstellt, dass andere

Materialien eine unzureichende Haftung zum ZnO-Nanopartikelfilm aufweisen.

Elektrische Transistorparameter

Aufgrund der elektrischen Instabilität des Gate-Dielektrikums können die Transistoren

nur in einem sehr kleinen Spannungsbereich charakterisiert werden. Selbst eine Erhö-

hung der Gateoxiddicke verhindert nicht den Durchbruch des Dielektrikums. Es wird

vermutet, dass während der Temperung der Partikelschicht zwischen Zinkoxid und

dem Siliziumdioxid bzw. dem Siliziumnitrid eine Reaktion zu Zinksilikat (Zn2SiO4)

abläuft, die zu einer Zerstörung des Dielektrikums führt. Unter UV-Bestrahlung wird

eine grüne Fluoreszenz beobachtet, die für Zn2SiO4typisch ist [XGQ+02,XWQ+03]. Eine

Fluoreszenz ist auch für ZnO im gleichen Wellenlängenbereich (510 nm ≤λ≤525 nm)

bekannt [VWS+96,XGQ+02]. Die Intensität der Fluoreszenz in Zinkoxid ist von der Dichte

der Sauerstoffleerstellenkonzentration abhängig, so dass mit sinkender Leerstellenkonzen-

tration eine Abnahme der Luminiszenz auftritt [VWS+96], also ein Annealing-Prozess

unter Sauerstoffatmosphäre theoretisch zu einer geringeren Leuchtintensität führt. Im

beobachteten Experiment tritt eine sichtbare Zunahme der Intensität auf, welche auf die

Bildung von Zn2SiO4hindeutet. Der genaue Reaktionsmechanismus ist unbekannt, da

die Reaktion offensichtlich selbst bei niedrigen Temperaturen von 400◦

C stattfindet, also

unterhalb der Aktivierungstemperatur [OOSS06]. Wesentlich niedrigere Aktivierungsener-

gien sind jedoch aufgrund des nanopartikulären Zinkoxids und seiner wesentlich größeren

139

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

VGS in V

IDin µA

−2−1012

140

150

160

170

11,5

12,0

12,5

13,0

VDS = 4 V

13,5

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

01234

100

150 VGS =−2...2 V

200

(b): Ausgangskennlinienfeld

Abbildung 5.27: Kennlinien eines Zinkoxid-NP-Einzelpartikeltransistors im

Inverted Staggered-Aufbau. Der Transistor besitzt eine Kanallänge

von ca. L= 90 nm und eine Weite von W= 20 µm. Das Gate-

Dielektrikum besteht aus 100nm SiO2und 20nm Si3N4. Als Substrat

und Rückseiten-Gate-Elektrode dient p-Si (NA≈1015 cm−3).

Oberfläche möglich. Weiterhin unbekannt ist der Einfluss der gesamten Prozessierungs-

kette. Eine derartige Reaktion in den bereits beschriebenen Dünnfilmtransistoren kann

nicht festgestellt werden. Unter Einwirkung von NaOH während der Entwicklung des

Fotolacks tritt außerdem eine offensichtliche Reaktion zu braun-schwarzem Zn2SiO4bzw.

Na2ZnSiO4auf. Diese Reaktion kann bereits bei Raumtemperatur ablaufen und ist von

der NaOH-Konzentration abhängig [Stee04,SPW94].

Eine Vermeidung der Bildung von Zn2SiO4erfordert eine Absenkung der Annealing-

Temperatur unterhalb von ca. 300◦

C. Bei dieser Temperatur haften die Nanopartikel aber

relativ instabil an der Oberfläche, so dass sie sich während der folgenden Prozessierung

ablösen. Die Reaktion zu Zinksilikat ist demnach zunächst unter Einschränkung der

Messspannungen zu tolerieren.

Die Kennlinien eines typischen Transistors sind in Abbildung 5.27 dargestellt. Die

Steuerbarkeit ist mit einem ION/IOFF-Verhältnis von ca. 1,3 sehr schwach ausgeprägt. Im

Ausgangskennlinienfeld ist zu sehen, dass der Drain-Strom für alle VGS in ähnlichem Maße

ansteigt. Mit hoher Wahrscheinlichkeit ist die Schichtdicke des Halbleiterfilms zu groß, so

dass sich zwischen der Source- und der Drain-Elektrode ein oberflächennaher Strompfad

ausbildet, der nicht vom Gate gesteuert werden kann. Dieser Effekt wird auch in den

Silizium-Nanopartikeltransistoren beobachtet und in Abschnitt 4.2.2 detailliert diskutiert.

Eine Abdünnung der ZnO-Schicht ist zunächst nicht möglich, da sich zeigt, dass selbst

bei einer niedrigen Verdünnung auf ξ(ZnO) = 22,7 Gew.-% nach der Temperung eine

poröse Schicht entsteht, die für die Integration von Transistoren nicht geeignet ist.

Die Verkürzung der Kanallänge und die Vermeidung der interpartikulären Grenzflä-

chen ist erfolgreich und führt zu einer Steigerung der Ladungsträgerbeweglichkeit

auf µFE = 0,79 cm2(Vs)−1. In Einzelfällen können sogar Beweglichkeiten größer als

1 cm2(Vs)−1ermittelt werden.

140

5.5 Bewertung und Fazit von ZnO-NP-FET mit Rückseiten-Gate-Elektrode

Tabelle 5.8: Übersicht über die elektrischen Transistorparameter des ZnO-EPT im

Inverted Staggered-Aufbau mit L= 90nm, W= 20µm und Aluminium-

Drain-/Source-Elektroden

Substrat/Gate Dielektrikum ION/IOFF Vth in V µFE in cm2(Vs)−1

p-Si 100 nm SiO21,3−0,79

+20 nm Si3N4

Die Transistorkennwerte sind in Tabelle 5.8 als Übersicht dargestellt. Eine Schwellen-

spannung kann aufgrund des sehr kleinen zulässigen Betriebsbereichs nicht bestimmt

werden. Der Transistor ist jedoch offensichtlich selbstleitend. In Folge der unbekannten

Schwellenspannung ist auch eine Ermittlung des Subschwellenstromanstiegs nicht möglich.

Mit der Inverted Staggered-Architektur ist es möglich, die Ladungsträgerbeweglich-

keit um mehrere Größenordnungen zu steigern. Dennoch ist dieser Aufbau für die

Integration von Transistoren ungeeignet, da das Sperrverhalten aufgrund des parasitären

Transistorkanals an der Oberfläche nicht ausreichend ist.

5.5 Bewertung und Fazit von ZnO-NP-FET mit

Rückseiten-Gate-Elektrode

Mit ZnO-Nanopartikel als Halbleitermaterial lassen sich Dünnfilm- und Einzelpartikel-SB-

MOSFET sowohl in der Inverted Coplanar-Technik als auch in der Inverted Staggered-

Bauform realisieren. Die Transistorparameter sind in der vergleichenden Abbildung 5.28

dargestellt. Die elektrischen Eigenschaften sind offensichtlich stark von der gewählten

Architektur bzw. den verwendeten Kontaktmaterialien abhängig

Inverted Staggered-Transistoren bieten generell eine höhere Ladungsträgerbeweglichkeit,

obwohl bereits in Abschnitt 4.2.2 festgestellt wurde, dass diese Bauform eine ungünstige

Lage des Transistorkanals beinhaltet. Mit großer Wahrscheinlichkeit führt der hohe Kon-

taktwiderstand zwischen Halbleiter und Elektroden in Inverted Coplanar-Transistoren

zu einer erheblichen Reduzierung der Ladungsträgerbeweglichkeit. Infolgedessen lässt

der schlüssige Kontakt der abschließenden Elektrodenherstellung des Top-Drain/Source-

Aufbaus die Mobilität vergleichsweise hoch erscheinen.

Die Strommodulation, die unter anderem von der Kontaktqualität abhängig ist, ist für

Aluminium-Kontakte zumindest so hoch (größer als 103), dass diese für den Schaltungsauf-

bau geeignet ist, während Au-kontaktierte Transistoren nur bedingt und Ti-kontaktierte

Bauelemente nicht geeignet erscheinen. Die Wahl der Architektur ist für TFT und

EPT gegenläufig. Soll ein großes ION/IOFF-Verhältnis in Dünnfilmtransistoren erreicht

werden, bietet sich die Inverted Staggered-Bauform an; bei Einzelpartikeltransistoren

dagegen ist die Inverted Coplanar-Konfiguration sinnvoll. Dabei ist zu berücksichtigen,

dass die Ausbeute in der Einzelpartikel-Technologie weiterhin ein gravierendes Problem,

insbesondere für den Schaltungsaufbau, darstellt.

141

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

µFE in cm2(Vs)−1

IC/Al

IS/Au

IS/Al

IS/Ti

IC/Al

IS/Al

10−5

10−4

10−3

10−2

10−1

100

TFT EPT

IC/Al

IS/Au

IS/Al

IS/Ti

IC/Al

100

101

102

103

104

105

IS/Al

ION/IOFF

TFT EPT

Vth in V

IC/Al

IS/Au

IS/Al

IS/Ti

IC/Al

−5

−10

−15

15 TFT EPT

Abbildung 5.28: Vergleich von Ladungsträgerbeweglichkeit, ION/IOFF-Verhältnis und

Schwellenspannung zwischen den integrierten ZnO-NP-FET mit gemein-

samen Rückseiten-Gate-Elektroden

Vergleichbar mit der Strommodulation ist die Schwellenspannung ebenfalls erheblich von

den Metall-Halbleiter-Kontakteigenschaften abhängig. Beste Resultate lassen sich wieder-

um mit Al-kontaktierten Transistoren erreichen, da die Schwellenspannung betragsmäßig

nahe 0 V liegt.

Im Allgemeinen stellt sich heraus, dass Zinkoxid-Nanopartikel für die Integration

der SB-MOSFET besser geeignet sind als Silizium-Nanopartikel. Dieses ist einerseits mit

der Handhabung der Partikel zu begründen. Bei Verwendung der ZnO-Suspension ist die

Ausbeute funktionsfähiger Einzelpartikel-Strukturen geringfügig höher. Vermutlich neigen

die ZnO-Nanopartikel während des Auftragens zu einer schwächeren Reagglomeration

als Silizium-Nanopartikel. Andererseits kann Zinkoxid in seiner nanopartikulären Form

auch für Dünnfilmtransistoren genutzt werden, was im Falle von Silizium aufgrund der

isolierenden Oxidhülle zur Zeit nicht möglich ist. Es zeigt sich, dass die Oxidhülle bei

Einzelpartikeltransistoren nicht mehr ausschlaggebend ist. Mit beiden Materialien lassen

sich ähnliche Stromstärkedichten erreichen.

142

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Mittels der vorgestellten Integrationstechniken können somit Transistoren integriert wer-

den, die eine bessere Leistungsfähigkeit als die in der Literatur berichteten Bauelemente

zeigen [LCH+07, LJJ+08, SS05]. Durch die radikale Skalierung hin zu Einzelpartikel-

transistoren ist es möglich, das thermische Budget zu reduzieren und gleichzeitig die

Ladungsträgerbeweglichkeit beizubehalten bzw. zu verbessern, die Strommodulation zu

erhöhen und den Subschwellenspannungsstromanstieg zu reduzieren. Weiterhin können die

benötigten Betriebsspannungen – je nach Bauform – um mindestens eine Größenordnung,

in Einzelfällen sogar um fast zwei Größenordnungen auf ca. 3 V gesenkt werden.

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Bislang wurde in allen vorgestellten Transistoren mit ZnO-Nanopartikeln das Silizium-

substrat als gemeinsame Rückseiten-Gate-Elektrode genutzt. Da für den Aufbau von

logischen Schaltungen für jeden Transistor auch individuell frei beschaltbare Gate-

Elektroden notwendig sind, müssen diese in separaten Prozessen abgeschieden und

strukturiert werden. Als Elektrodenmaterial eignen sich insbesondere Metalle (z.B. Al

oder Au), da sie sowohl einfach abzuscheiden als auch problemlos nasschemisch oder in

Trockenätzverfahren bzw. mittels Lift-off -Technik strukturierbar sind.

Gemäß der Bewertung der Transistoren mit gemeinsamer Rückseiten-Gate-Elektrode

werden die aussichtsreichsten Transistorkonzepte (IS-TFT und IC-EPT) ausge-

wählt und als individuell beschaltbare Bauelemente integriert. Zusätzlich werden

Noninverted Staggered-Architekturen im TFT- und EPT-Aufbau untersucht. Die Integra-

tion von Noninverted Staggered-Transistoren war zuvor nicht möglich, da die notwendige

Top-Gate-Struktur der Verwendung des Siliziumsubstrats als Rückseitenelektrode

entgegensteht.

5.6.1 Gate-Dielektrikum

Der Aufbau erfordert ein Gate-Dielektrikum, welches nun nicht mehr aus thermisch ge-

wachsenem SiO2bestehen kann. Dielektrika, die in LPCVD- bzw. PECVD-Verfahren

oder durch Bedampfung oder Kathodenstrahlzerstäubung abgeschieden werden, sind im

Allgemeinen nicht hinreichend elektrisch stabil oder die Prozesstemperatur zur Schichtab-

scheidung ist zu hoch. Eine bessere Stabilität bieten high-k-Dielektrika, abgeschieden im

ALD9-Verfahren bei vergleichsweise niedrigen Temperaturen. Sie bieten den Vorteil einer

hohen relativen Permittivität. Geeignet sind nach [WWA01] u.a. die Materialien

Al2O3mit ǫr= 9 und Eg= 8,7 eV,

Y2O3mit ǫr= 15 und Eg= 5,6 eV,

ZrO2mit ǫr= 25 und Eg= 5,8 eV oder

HfO2mit ǫr= 25 und Eg= 5,7 eV.

9Atomic Layer Deposition; Die Schichtabscheidung im ALD-Verfahren kann bei Temperaturen klei-

ner als 100◦

C, häufig auch bei Raumtemperatur durchgeführt werden, so dass eine Deposition auf tempe-

raturempfindlichen Substraten (z. B. Kunststofffolie) erfolgen kann. [HKBG02,GFEG04].

143

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Als Nachteile sind die Sprödigkeit der Materialien, die zu Schichtbrüchen bei der Anwen-

dung auf flexiblen Substraten führt, und das aufwendige Abscheideverfahren zu nennen.

Eine Verwendung der genannten Materialien wird daher verworfen.

Für den Bereich der organischen Elektronik, deren Anwendungsgebiet ebenso auf die Inte-

gration von Elektronik auf flexiblen, isolierenden Kunststoffsubstraten abzielt, hat sich die

Erzeugung von Gate-Dielektrika durch Schleuderbeschichtung durchgesetzt. Insbesondere

Polymere können durch Schleuderbeschichtung reproduzierbar, kostengünstig und in gu-

ter elektrischer Qualität abgeschieden werden. Der Einsatz selbstausrichtender Monolagen-

Gate-Dielektrika ist zwar ebenfalls möglich, jedoch ist die elektrische Durchschlagfestigkeit

zu gering für die Verwendung in ZnO-TFT [Hali06].

Poly(4-vinylphenol)

Als geeignet wird das Polymer Poly(4-vinylphenol) (PVP) angesehen. PVP ist in

organischen Lösungsmitteln (z.B. Aceton, n-Butanol, Propylen Glycol Monomethyl

Ether Acetat (PGMEA), N-Methyl-2-Pyrrolidon (NMP), etc.) löslich. Es kann durch

den Zusatz eines Cross-linkers quervernetzt werden. Hierzu wird z.B. Poly(melamin-co-

formaldehyd)-methyliert (PMCF-m) als thermisch zu initiierendes Vernetzungsmittel

eingesetzt [HKZ+02]. Die Vernetzung mehrerer Polymerketten findet ab Temperaturen

von 150◦

C statt. Eine effiziente Reaktionstemperatur wird mit 200◦

C angegeben [Hali06].

Die Molekülstrukturen von PVP, PMCF-m und quernetztem PVP sind in Abbildung 5.29

dargestellt. Durch die Vernetzung findet eine Reaktion der OH-Gruppen des Phenols

mit den Methylenden des PMCF-m statt, wodurch kovalente Bindungen in Form von

Sauerstoffbrücken zwischen dem PVP und dem PMCF erreicht werden. Ein PMCF-m-

Monomer kann demnach maximal vier PVP-Ketten vernetzen.

Alternativ zu thermisch initiierbaren Vernetzungszusätzen kann ein photoinitiierender

Cross-linker verwendet werden, so dass die maximale Prozesstemperatur auf bis zu 120◦

reduziert werden kann [YCHL08].

Die relative Permittivität von PVP mit einer molaren Masse von ca. M= 20000 g/mol

ist in der Literatur mit ǫr≈3,6...6,5 angegeben [Hali06,PK08]. Eigene Untersuchungen

an Kapazitätsstrukturen mit PVP einer molaren Masse M= 25000 g/mol zeigen relative

Dielektrizitätswerte ǫr= 4,5...7,4 bei einer Messfrequenz von 1 kHz. Die Ermittlung

der relativen Dielektrizitätszahl wurde mit einem Impedanzanalysator Agilent 4294A

durchgeführt. Als Modell zur Bestimmung der Kapazität bzw. der relativen Permit-

tivität wird eine reale Kapazitätsstruktur, also die Parallelschaltung einer Kapazität

Cund eines Widerstands mit dem Leitwert Gangenommen. Aus dem gemessenen

Kapazitäts-Frequenzgang kann dann über

C=ǫ0ǫr

(5.13)

auf ǫrzurückgeschlossen werden. Eine typische ǫr-f-Charakteristik ist in Abbildung 5.30

dargestellt. Für diese 226 nm dicke PVP-Schicht beträgt die relative Permittivität

ǫr= 5,1 @ 1 kHz. Für f < 20 kHz ist die relative Permittivität näherungsweise konstant;

144

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

C C

 n

(a): PVP







CH2

CH3

CH2O

CH2

CH3

CH2O

CH3

CH2

CH3





n

(b): PMCF-m

CH2

CH2CH n

CH2O

CH2

CH2CH n

CH2O

CH2CH n

CH2

CH2CH n

(c): PMCF-vernetztes PVP

Abbildung 5.29: Molekülstruktur von reinem Poly(4-vinylphenol), Poly(melamin-co-

formaldehyd)-methyliert und quervernetztem Poly(4-vinylphenol)

[LKK+07]

für höhere Frequenzen fällt sie ab10. Ursache für den Abfall der Permittivität ist im

Allgemeinen die Blockade von Polarisationsmechanismen [Fasc05] und im speziellen

Fall von PVP der Ausfall von Reorientierungs- bzw. Relaxationsprozessen [Thom93].

Die Relaxationsprozesse für (amorphe) polymere Systeme werden nach [Thom93] in

zwei Gruppen, die sogenannten α- und β-Prozesse, unterteilt. Während α-Prozesse der

Molekularbewegung der Ketten entsprechen, sind β-Prozesse auf eine begrenzte Molekül-

10Für f > 1 MHz wird eine Dielektrizitätszahl ǫr<1 ermittelt. Diese resultiert aus der parasitären

Serieninduktivität der Messtruktur, so dass die Messwerte für diesen Frequenzbereich ungültig sind.

145

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

fin Hz

ǫr

102103104105106107

ti= 226 nm, Vmess = 0,5 V

Messdaten

Kurvenanpassung

Abbildung 5.30: Frequenzabhängigkeit der relativen Permittivität ǫreiner Poly(4-

vinylphenol)-Schicht, quervernetzt mit 1,67Gew.-% Poly(melamin-co-

formaldehyd)-methyliert

beweglichkeit gründende Reorientierungsprozesse innerhalb eines Moleküls. Infolge der

großen und zudem vernetzten Molekülketten dominieren bei den untersuchten Schichten

die β-Prozesse; bei PVP z.B. in Form einer Drehung an der Phenol-Vinyl-Bindung oder

die lokale Rotationsbewegung des OH-Radikals der Phenol-Gruppe in unvernetztem

PVP [PK08]. Befindet sich die PVP-Schicht in einem elektrischen Wechselfeld, so folgen

die Ketten und polaren Molekülgruppen dem Wechselfeld; für niedrige Frequenzen

sowohl in α- als auch in β-Prozessen, für steigende Frequenzen nur noch in β-Prozessen.

Oberhalb einer Grenzfrequenz sind auch die vorhandenen β-Prozesse zu träge, um dem

Wechselfeld zu folgen, so dass die Permittivität abnimmt. Das Nachlassen der α-Prozesse

ist in dem abgebildeten Frequenzgang nicht ersichtlich. Sofern überhaupt im untersuchten

Frequenzbereich vorhanden, wird es durch viskoelastische Relaxationen im Bereich

f < 600 Hz maskiert [PK08]. Entgegen Park und Kim, die in PVP eine Resonanzab-

sorption des OH−-Radikals an unvernetztem PVP bei 2 MHz beobachten [PK08], tritt

eine Absorption bereits bei geringeren Frequenzen (f≥105Hz) auf. Sie deutet auf eine

unzureichende Quervernetzung des Polymers hin. Weitere typische Frequenzbereiche

der Resonanzabsorption liegen für die Ionenpolarisation bei f≈1013 Hz bzw. für die

Elektronenpolarisation bei f≈1016 Hz [Fasc05] und damit außerhalb des Messbereichs.

Dominierender Faktor für den frequenzabhängigen Abfall der Permittivität ist also der

Ausfall der Orientierungspolarisation. Der Frequenzgang in Abbildung 5.30 wird mit

einer exponentiellen Abnahmefunktion und der Abnahmekonstanten τdec = 1,1·10−6s

approximiert.

Poly(4-vinylphenol) neigt als Gate-Dielektrikum in OFET außerdem zur Bildung von

Hystereseerscheinungen im elektrischen Verhalten aufgrund von Fallenzuständen [Hali06].

Die träge Umladung von Störstellen bewirkt zusätzlich eine Beeinflussung der Orien-

146

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Tabelle 5.9: Prozessparameter für die RIE-Ätzung von quervernetztem Poly(4-vinylphenol)

Prozessparameter Wert

Gasfluss O210 sccm

Druck 80 mTorr

HF-Leistungsdichte 0,32 W/cm2

Elektrode Graphit

Ätzrate 270 nm/min

tierungspolarisation und daher einen Abfall der Permittivität. Die Störstellen werden

hauptsächlich durch eine hohe Anzahl offener Phenolgruppen, also durch eine unzureichen-

de Quervernetzung hervorgerufen. Der Zusatz von Cross-linker-Additiven in ausreichender

Menge führt zur Senkung der Hysterese [LKK+07]. Auch die direkte Quervernetzung

durch kurzwellige UV-Strahlung unter Bildung von Ozon ist möglich [CKL09]. Bei diesem

Prozess findet die Umsetzung von Phenolgruppen in Ortho-Chinon-Gruppen statt; jedoch

werden nicht sämtliche Phenole umgebaut, so dass restliche Hydroxylgruppen verbleiben.

Messungen der elektrischen Stabilität zeigen, dass die PVP-Schichten eine Durchbruch-

feldstärke EBD >2,7 MV/cm aufweisen. Klauk et al. beobachten an molar leichterem

PVP mit M= 20000g/mol Durchbruchfeldstärken von EBD = 2,5 MV/cm [KHZ+02]. Mit

zunehmender Spannung ist ein quadratischer Anstieg der Stromdichte zu beobachten.

Diese beträgt typischerweise J= 150 µA/cm2knapp unterhalb des Durchbruchs, aber nur

maximal J= 1,6µA/cm2im Betriebsbereich der integrierten Transistoren und ist somit

tolerierbar.

Aufgrund der Untersuchungsergebnisse ist quervernetztes Poly(4-vinylphenol) als

Gate-Dielektrikum für niederfrequente Anwendungen mit Betriebsfrequenzen unterhalb

von 300 kHz geeignet; es bietet gleichzeitig eine höhere Permittivität als SiO2.

Nach der Quervernetzung der Polymerketten verliert PVP seine Löslichkeit in or-

ganischen Lösungsmitteln. Zur Strukturierung wird das reaktive Ionenätzverfahren

eingesetzt, da sich PVP in Sauerstoffplasma mit hoher Ätzrate abtragen lässt. Die

Prozessparameter sind in Tabelle 5.9 aufgeführt. Die Selektivität zum Fotolack AZ 5214E

ist ausreichend, um PVP mit Schichtdicken von 340nm zu strukturieren. Für die

Lackentfernung scheidet die Plasmaätzung im Sauerstoffplasma aus. Da PVP durch die

Quervernetzung seine Löslichkeit in Aceton und NMP verliert, kann der Lack alternativ

mit diesen Lösungsmitteln abgelöst werden.

PECVD-SiO2

Trotz der bekannten Sprödigkeit kann auch SiO2, abgeschieden im PECVD-Verfahren

bei 100◦

C, für die Integration von FET auf temperaturempfindlichen Substraten,

insbesondere auf Glas verwendet werden. Als Abscheideprozess wird das bekannte

147

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Niedertemperatur-PECVD-Verfahren mit SiH4und N2O als Quellgase verwendet, das

bereits von der Kantenabscheidetechnik in Abschnitt 3.3.1 bekannt ist. Der Einsatz des

PECVD-Oxids ist notwendig, da speziell bei der Integration der Einzelpartikeltransistoren

im Inverted Coplanar-Aufbau die Resistenz eines polymeren Dielektrikums gegenüber

nachfolgender Prozessschritte nicht gegeben ist.

Folgende Nachteile sind von Niedrigtemperatur-abgeschiedenen Siliziumdioxid-Schichten

auf ZnO-Untergrund bekannt [NCS+03] und werden daher auch für die PECVD-

abgeschiedenen Schichten erwartet:

•eine erhöhte Dichte an grenzflächenbedingten Haftstellen;

•eine erhöhte Dichte an Oxidladungen;

•Gate-Leckströme, die sich mit fortschreitender elektrischer Beanspruchung des Bau-

elements erheblich verschlechtern;

•sowie eine geringe elektrische Durchbruchfestigkeit.

5.6.2 Dünnfilmtransistoren mit PVP-Dielektrikum

Dünnfilmtransistoren in Inverted Staggered-Architektur auf Si-Substrat

Bauelementintegration

Die Integration der Transistoren wird auf thermisch oxidierten Silizium-Substraten durch-

geführt. Das thermische SiO2stellt die elektrische Isolierung zwischen den Bauelementen

sicher und bietet eine äußerst glatte Oberfläche. Zunächst werden die Gate-Elektroden

für die Inverted Staggered-Transistoren bzw. die Drain- und Source-Elektroden für die

Noninverted Staggered-Transistoren aus Aluminium mit einer Schichtdicke von 100 nm

hergestellt.

Im Falle der Noninverted Staggered-Transistoren wird daraufhin die Nanopartikel-

schicht durch Schleuderbeschichtung erzeugt. Die verwendete Dispersion enthält ZnO-

Nanopartikel mit ξ(ZnO) = 17,5 Gew.-%. Das Dispersionsmedium Wasser wird für 5 min

bei 110◦

C auf der Hot-plate verdampft. Um das thermische Budget der Prozesskette mög-

lichst gering zu halten, wird auf ein Annealing verzichtet. Über den Nanopartikelfilm wird

daraufhin die PVP-Schicht durch Schleuderbeschichtung abgeschieden. Die PVP-Lösung

wird im Gewichtsverhältnis 5:1:54 von PVP:PMCF-m:PGMEA angesetzt. Bei einer

Drehzahl von 3500 min−1stellt sich eine Schichtdicke ti= 340 nm ein. Zur Quervernetzung

wird die Probe für 30 Minuten bei 200◦

C unter Vakuum getempert. Die Vernetzung unter re-

duziertem Druck führt zu qualitativ besseren dielektrischen Schichten [LKL+05,LCH+07].

Zur Integration von Inverted Staggered-Bauelementen werden die Abscheidung der Na-

nopartikel und der PVP-Schicht in der Abfolge vertauscht, wobei der Massenanteil der

Dispersion ξ(ZnO) = 22,7 Gew.-% beträgt und die PVP-Schicht bei einer Drehzahl von

4000 min−1zur Reduktion der Schichtdicke auf ti= 180 nm abgeschieden wird.

In beiden Bauformen werden unmittelbar an die PVP-Schichtabscheidung anschließend

die Kontaktöffnungen im Poly(4-vinylphenol) durch reaktives Ionenätzen geöffnet, um

die Drain-/Source-Elektroden elektrisch kontaktieren zu können. Die ZnO-Schicht bedarf

148

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

keiner Kontaktöffnungen, da sie von den Messspitzen durchstochen werden kann. Die

PVP-Schicht in Noninverted Staggered-Transistoren trägt zur Fixierung der Nanopartikel-

schicht bei, so dass trotz des Verzichts auf einen Annealing-Prozess die vorhandenen Schich-

ten ausreichend stabil sind, um im abschließenden Schritt Gate-Elektroden aus 50 nm Gold

mittels Lift-off -Technik herzustellen.

Elektrische Transistorparameter von Inverted Staggered-TFT

Die untersuchten Transistoren zeigen wiederum n-Kanal-Verhalten. In Abbildung 5.31

ist die Kennliniencharakteristik eines typischen Transistors mit einer Schwellenspannung

von Vth = 1,4 V in Vorwärtsrichtung und Vth = 0,2 V in Rückwärtsrichtung dargestellt.

Der vorgestellte Transistor ist in beide Messrichtungen selbstsperrend; es ist zu erwähnen,

dass durchaus auch Bauelementexemplare existieren, die nur in Vorwärtsmessrichtung

selbstsperrend oder in beide Richtungen selbstleitend sind. Im Vergleich zu organischen

Feldeffekttransistoren mit PVP als Gateisolator fällt die Hysterese gering aus [Hali06].

Berichte über ZnO-Nanopartikel-TFT mit Poly(4-vinylphenol) in der Inverted Staggered-

Architektur zeigen ähnlich geringe Hystereseffekte [FBJ+09]. Faber et al. erreichen

in dieser Bauform eine Ladungsträgerbeweglichkeit11 von µ= 8 ·10−3cm2(Vs)−1.

Die Feldeffektladungsträgerbeweglichkeit des hier vorgestellten Transistors beträgt

µFE = 3,2·10−3cm2(Vs)−1und ist demnach nur unwesentlich geringer. In Anbetracht der

niedrigen Prozesstemperatur von maximal 200◦

C ist dieser Wert als gut einzustufen, zumal

VGS in V

IDin A

−10 −50510

10−11

10−10

10−9

10−8

10−7

10−6

0,0

0,2

0,4

VDS = 5 V

0,6

0,8

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

0510 15

3VGS =−2...10 V

(b): Ausgangskennlinienfeld

Abbildung 5.31: Kennlinien eines ZnO-NP-Dünnfilmtransistors im Inverted Staggered-

Aufbau. Der Transistor besitzt eine Kanallänge von L= 1,5 µm und

eine Weite von W= 500µm. Das Gate-Dielektrikum besteht aus 180 nm

PVP. Als Substrat dient ein thermisch oxidierter Siliziumwafer. Die Gate-

Elektrode besteht ebenso aus Aluminium wie die Drain- und Source-

Kontakte.

11Die Ladungsträgermobilität ist unter Zuhilfenahme der Standard-Transistorgleichung ermittelt wor-

den und entspricht nicht der in dieser Arbeit präsentierten Feldeffektladungsträgerbeweglichkeit. Tendenzi-

ell liegt der Wert der Feldeffektladungsträgerbeweglichkeit unter dem direkt aus den Transistorgleichungen

ermittelten Wert. Zudem wird die Größe der Mobilität durch Fehler in der Vth-Bestimmung verfälscht.

149

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

diese Beweglichkeiten in [LJJ+08] selbst bei Anwendung eines Annealing-Prozesses bei

Ta= 600◦

C nicht erreicht werden. Wesentlich größer als der in der Literatur angegebene

Wert ist die Strommodulation mit ca. ION/IOFF = 105. Der in [FBJ+09] berichtete Wert

beträgt lediglich ION/IOFF ≈103. Für VGS < Vth steigt der Drain-Strom aufgrund einer

vermehrten Löcherinjektion an, so dass das Bauelement einen ambipolaren Charakter

aufweist. Das Sperrverhalten ist aufgrund des hohen ION/IOFF-Verhältnisses und des

geringen Subschwellenstromanstiegs von S= 0,7 V/dek als gut zu bewerten.

Das Ausgangskennlinienfeld zeigt einen deutlichen Sättigungsbereich mit einem leichten

Anstieg des Drain-Stroms mit zunehmendem VDS. Der Anstieg kann mit dem für

ZnO-TFT nachgewiesenen DITL-Effekt, aber auch mit dem ambipolaren Charakter

begründet werden. Es ist sehr wahrscheinlich, dass eine Überlagerung beider Effekte

auftritt. Im Anlaufbereich ist erneut die SB-MOSFET-typische Linkskrümmung der

Kennlinien zu beobachten, welche ebenfalls ein Indikator für den drain-induzierten

Schwellenspannungsabfall ist.

Hysterese und ihre Auswirkungen in Inverted Staggered-TFT

Der DITL-Effekt ist im Zusammenhang mit der auftretenden Hysterese problematisch, da

gefangene Ladungen ihrerseits wiederum die Feldverteilung und damit auch die Schwel-

lenspannung beeinflussen. Am Beispiel eines Transistors mit L= 2 µm und W= 1000µm

sind in Abbildung 5.32a Ausschnitte aus den Transferkennlinien mit variierter Drain-

Source-Spannung dargestellt, wobei VDS sukzessive gesteigert und der Drain-Strom sowohl

in Vorwärts- als auch in Rückwärtsmessrichtung aufgenommen wird. Es ist zu beobachten,

dass in beiden Messrichtungen eine Schwellenspannungsverschiebung mit veränderter

VGS in V

IDin A

0510

10−13

10−11

10−9

10−7

10−5

VDS = 10 V

VDS = 5 V

VDS = 2 V

(a): Transferkennlinienfeld EDS in 104V/cm

Vth in V

012345

−5

steigendes VDS

fallendes VDS

Vorwärtsmessrichtung

Rückwärtsmessrichtung

(b): Abhängigkeit der Schwellenspannung

von der elektrischen Feldstärke

Abbildung 5.32: Transferkennlinienfeld eines ZnO-NP-Dünnfilmtransistors (L= 2µm,

W= 1000µm) mit PVP-Dielektrikum und Abhängigkeit der Schwellen-

spannung von der lateralen elektrischen Feldstärke für Vorwärts- bzw.

Rückwärtsmessrichtung in der Transferkennlinie und fallendem bzw. stei-

gendem VDS im Transferkennlinienfeld

150

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Drain-Source-Spannung auftritt. Die Größe der Verschiebung ist offensichtlich abhängig

von der Messrichtung: für Messungen mit steigendem VGS ist sie stärker ausgeprägt als in

umgekehrter Richtung, jedoch mit dem selben Vorzeichen. Die Schwellenspannungen sind

in Abhängigkeit von der elektrischen Feldstärke in Abbildung 5.32b (blau) aufgetragen.

Es ist demnach anzunehmen, dass die Besetzungsdichte der für die Hysterese verantwort-

lichen Haftstellen den DITL-Effekt beeinflusst.

Wird die Drain-Source-Spannung in absteigender Richtung verändert, so ergibt sich

der Zusammenhang zwischen Vth und EDS, wie er in Abbildung 5.32b als schwarze

Markierungen dargestellt ist. Wie erwartet nimmt die Schwellenspannung in der Vor-

wärtsmessrichtung (steigendes VGS) ab, doch nimmt sie in Rückwärtsmessrichtung zu.

Folglich nimmt die Drain-Source-Spannung bzw. auch ihr bisheriger Verlauf Einfluss

auf die Schwellenspannungsverschiebung. Dieser Effekt ist damit zu erklären, dass

unterhalb der Drain- und Source-Elektroden Haftstellen besetzt werden und abhängig

von deren Ladungszuständen die Barriereeigenschaften der Metall-Halbleiter-Übergänge

verändert werden. Die Lokalisierung der Haftstellen ist ungeklärt. Möglich sind sowohl

traps an der Grenzfläche zum PVP, in der Halbleiterschicht oder aber unmittelbar am

Metall-Halbleiter-Übergang zwischen der Halbleiterschicht und den Drain- und Source-

Elektroden, wobei das Auftreten der letzten beiden Möglichkeiten eine weitestgehend

von der PVP-Schicht unabhängige Haftstellendichte bedeutet. Aufgrund der messungs-

bedingten Verfälschung wurde der DITL-Effekt in Abschnitt 5.3.2 nicht direkt aus den

Transferkennlinienfeldern ermittelt, sondern aus den Häufigkeitsverteilungen abgeleitet.

Durch die Betrachtung der Mittelwerte der Verteilungen lässt sich der hysteresebezogene

Einfluss der Drain-Source-Spannung näherungsweise vernachlässigen.

Um der Hysterese entgegen zu wirken, kann der Vorgang der Ladungsträgerbefrei-

ung aus den Fallenzuständen durch einen Energieeintrag unterstützt werden. Möglich

ist sowohl eine optische als auch thermische Anregung der Störstellenionisierung. Abbil-

VGS in V

Iin A

−20 −10 010 20

10−11

10−10

10−9

10−8

10−7

10−6

IDhell

IGhell

IDdunkel

(a): Transferkennlinien

λin nm

Intensität

300 400 500 600 700 800 900 1000

4 3 2

Energie in eV

(b): Lichtspektrum

Abbildung 5.33: Hysterese eines ZnO-NP-Dünnfilmtransistors im Inverted Staggered-

Aufbau unter Lichteinfall und Wellenlängenspektrum des Lichts. Tran-

sistorkanallänge L= 3 µm, Transistorkanalweite W= 3 µm

151

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

dung 5.33a zeigt die Transferkennlinie eines Transistor unter Lichtbestrahlung mit dem

Spektrum aus Abbildung 5.33b. Als Vergleich ist die Dunkeleingangscharakteristik als

Strichkurve dargestellt. Da das erste spektrale Maximum des Lichts bei einer Wellenlänge

λ= 557 nm zu finden ist, können näherungsweise nur Ladungsträger aus traps befreit

werden, für deren energetische Lage Et

EC−Et≤hν (5.14)

gilt, d.h. Haftstellen, die energetisch nicht weiter als 2,2 eV vom Leitungsband entfernt

liegen. Aufgrund der geringen Energie der Photonen können diese die ZnO-Schicht

ungehindert transmittieren und zum PVP-Dielektrikum gelangen [Deg06]. Die Transfer-

kennlinie zeigt, dass die Lichtimission tatsächlich zu einer Verminderung der Hysterese,

aber zu einem offensichtlichen Anstieg des Sperrstroms führt. Wird zusätzlich der

Gate-Leckstrom betrachtet, so fällt auf, dass dieser gegenüber Dunkelmessungen um

ca. drei Größenordnungen ansteigt und für kleine Gate-Spannungen die Stärke des

Drain-Stroms erreicht. Es ist demnach zu vermuten, dass die Photonen in Wechsel-

wirkung mit dem PVP stehen und der hohe Sperrstrom durch einen photoinduzierten

Gate-Leckstrom hervorgerufen wird. Der hohe Gate-Leckstrom erklärt aber nicht den

höheren Drain-Strom für VGS >−10 V. Dessen Ursache ist die Energieübertragung von

Photonen auf Elektronen im Metall, deren Energie folglich ausreicht, um die Barriere

an der Source-Elektrode passieren zu können. Damit einhergehend ist die verringerte

Schwellenspannung, die für die Vorwärtsmessrichtung um ∆Vth =−16,6 V und in

Rückwärtsmessrichtung um ∆Vth =−11,42 V reduziert ist. Im bestrahlten Zustand

ist durch das Gate-Potenzial eine wesentlich stärkere Bandverbiegung zu leisten, um

den Übergang der energiereicheren Elektronen vom Metall in den Halbleiter zu verhindern.

Die thermische Anregung wird über eine moderate Erhitzung des Substrats wäh-

rend der Messung erreicht. Die Abbildung 5.34 zeigt die Verläufe der Transferkennlinien

für die Temperaturen T={21◦

C,50◦

C,60◦

C,76◦

C}. Die thermischen Energien reichen nur

aus, um Ladungsträger aus sehr flachen Störstellen zu befreien, dennoch ist eine stetige

Abnahme der Hysterese zu beobachten, da die Ionisierungswahrscheinlichkeit steigt und

gemäß dem Frenkel-Poole-Effekt in Abschnitt 1.1.3 die Anregung der Ladungsträger

mit zunehmender thermischer Energie vereinfacht wird.

Für T= 50◦

C tritt lediglich eine Verengung der Hysteresekurve auf, während für T= 60◦

bereits eine Überdeckung der Transferkennlinie für Vorwärts- und Rückwärtsmessrichtung

im Bereich hoher Gate-Source-Spannungen auftritt. Die Kennlinie erinnert stark an die

Charakteristik des Inverted Staggered-Transistors in Abbildung 5.10a, der wegen seines

thermisch gewachsenen SiO2-Dielektrikums eine wesentlich geringere Haftstellendichte be-

sitzt. Daraus kann gefolgert werden, dass durch die Erwärmung der Effekt der Haftstellen

in einem gewissen Maße reduziert wird.

Es ist weiterhin zu beobachten, dass der Verlauf in Vorwärtsmessrichtung nahezu

unverändert bleibt, während die Reduktion der Hysterese mit abnehmenden Gate-

Source-Spannungen stattfindet. Vermutlich bleibt der Aufladeeffekt der Störstellen mit

steigender Gate-Source-Spannung von der erhöhten thermischen Energie unbeeinflusst

bzw. es kann ein Verschiebungsstrom auftreten, der unabhängig von der Wärmeenergie

ist. Letztendlich tritt für eine weitere Erhöhung der Temperatur auf T= 76◦

C eine

152

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

VGS in V

IDin A

−10 010 20

10−11

10−10

10−9

10−8

10−7

10−6

(a): T= 21◦

VGS in V

IDin A

−10 010 20

10−11

10−10

10−9

10−8

10−7

10−6

(b): T= 50◦

VGS in V

IDin A

−10 0 10 20

10−11

10−10

10−9

10−8

10−7

10−6

(c): T= 60◦

VGS in V

IDin A

−10 0 10 20

10−11

10−10

10−9

10−8

10−7

10−6

(d): T= 76◦

Abbildung 5.34: Hysterese eines ZnO-NP-Dünnfilmtransistors im Inverted Staggered-

Aufbau in Abhängigkeit von der Temperatur während der Messung. Tran-

sistorkanallänge L= 3 µm, Transistorkanalweite W= 3 µm, VDS = 10 V

Umkehrung der Hysterese auf, so dass für die Vorwärtsmessrichtung teilweise ein höherer

Strom als in Rückwärtsmessrichtung gemessen wird. Eine generelle Verschiebung der

Schwellenspannung mit steigender Temperatur in negative Richtung ist nicht festzustellen.

Zwar ist eine Senkung der Schwellenspannung in Vorwärtsrichtung zu bemerken, in

Rückwärtsrichtung ist jedoch eine Anhebung der Schwellenspannung in den positiven

Spannungsbereich zu erkennen, so dass der Transistor auf jeden Fall selbstsperrend

ist. Für Temperaturen T≤50◦

C ändert sich der Verlauf der Transferkennlinie we-

der qualitativ noch quantitativ. Die zugeführte Wärmeenergie scheint demnach nicht

ausreichend zu sein, die thermische Emission über die Metall-Halbleiter-Barriere nen-

nenswert zu steigern. Erst für T= 76◦

C tritt eine leichte Erhöhung des Drain-Stroms

im Sperrbereich und damit eine Reduktion der Strommodulation ein. Ein Anstieg des

Gate-Leckstroms ist im Gegensatz zum optischen Energieeintrag nicht zu beobachten und

der Gate-Leckstrom ist um mindestens drei Größenordnungen kleiner als der Drain-Strom.

153

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Die Abnahme der Hysterese in den Transferkennlinien aufgrund des Temperaturein-

flusses ist reversibel, so dass nach der Abkühlung wieder die ursprünglichen Kennlinien

gemessen werden können. Es ist somit nahezu ausgeschlossen, dass die Unterschiede in

den Kennlinien durch eine chemische Reaktion der in den Transistoren verwendeten

Materialien – im Sinne einer nicht umkehrbaren Materialveränderung – hervorgerufen

werden.

Dünnfilmtransistoren in Inverted Staggered-Architektur auf Glassubstrat

Für den Übergang auf isolierende Substrate werden die Inverted Staggered-

Dünnfilmtransistoren aus dem vorangegangenen Abschnitt auf Glassubstrat integriert.

Als Substrat wird ein Borosilikatglas als 4-Zoll-Wafer der Firma Plan Optik AG

verwendet. Der thermische Ausdehnungskoeffizient beträgt 3,25 ·10−6K−1. Ein maximale

zulässige Einsatztemperatur ist nicht angegeben. Diese ist vermutlich identisch mit dem

Borofloat 33-Glas der Firma SCHOTT Technical Glas Solutions GmbH [Bor09].

Die Oberflächenrauheit ist laut Produktspezifikation kleiner als 1,5 nm [Pla09].

Der Integrationsprozess wird von den Inverted Staggered-Bauelementen auf thermisch

oxidiertem Siliziumsubstrat übernommen. Die Kennlinien eines typischen Transistors sind

in Abbildung 5.35 dargestellt. Qualitativ ähnelt die Charakteristik den Bauelementen

auf Siliziumsubstrat. Da lediglich das Substrat ausgetauscht wurde, bleibt die Hysterese

bestehen, so dass die Schwellenspannung in Vorwärtsmessrichtung Vth = 11,5 V und in

Rückwärtsmessrichtung Vth = 4,0V beträgt. Der Transistor ist zwar wie die Mehrzahl

der Transistoren selbstsperrend, doch muss erwähnt werden, dass ebenso selbstleitende

bzw. eine Kombination aus beiden Typen auf dem selben Substrat existieren, wobei die

Schwellenspannungen dem DITL-Effekt unterworfen sind; d.h. mit größerem VDS nehmen

VGS in V

IDin A

−10 −50510 15 20

10−11

10−10

10−9

10−8

10−7

10−5

VDS = 5 V

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

0510 15 20

VGS =−5...20 V

(b): Ausgangskennlinienfeld

Abbildung 5.35: Kennlinien eines ZnO-NP-Dünnfilmtransistors im Inverted Staggered-

Aufbau auf Borosilikatglas-Substrat mit Al-Gate-Elektroden. Der Tran-

sistor besitzt eine Kanallänge von L= 1,5µm und eine Weite von

W= 500 µm. Das Gate-Dielektrikum besteht aus 180nm PVP. Die Drain-

und Source-Kontakte bestehen aus Aluminium.

154

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

die Schwellenspannungen teilweise extrem ab. Diese Tatsache wird für den Aufbau von

Inverter-Schaltungen in Abschnitt 6 entscheidend sein.

Die Strommodulation ist größer als 105, und die Feldeffektladungsträgerbeweglichkeit

beträgt µFE = 7,4·10−2cm2(Vs)−1. Beide Werte übertreffen somit die Parameter für die

Transistoren auf oxidiertem Siliziumsubstrat. Der Subschwellenstromanstieg ist hingegen

mit einem Wert von S= 6,1 V/dek wesentlich schlechter.

Aufgrund der Hysterese, deren Ursache im Dielektrikum liegt, sind die oben vorge-

stellten Transistoren je nach Messrichtung selbstleitend oder -sperrend. Um auch für

höhere Drain-Source-Spannungen (z.B. für den Aufbau von Schaltungen) die Transistoren

selbstsperrend verfügbar zu haben, lässt sich in MOSFET die Schwellenspannung über

die Differenz der Austrittsarbeiten zwischen Gate-Elektroden- und Halbleitermaterial

der MIS12-Struktur einstellen [Sze81]. Mit größerer Austrittsarbeit des Gate-Metalls

steigt die Schwellenspannung an. Daher wird für die Integration auf Glas Gold als

Gate-Metall eingesetzt, welches mit qφM(Au) ≈ −5,1 eV gegenüber Aluminium mit

qφM(Al) = −4,28 eV eine größere Austrittsarbeit aufweist. In Folge der schlechten

Haftung von Gold auf Siliziumdioxid, also auch auf Glas, werden zunächst 4 nm Titan

als Haftvermittler durch Elektronenstrahlverdampfung und anschließend 40 nm Gold

durch Kathodenstrahlzerstäubung abgeschieden. Der weitere Integrationsprozess bleibt

unverändert.

Die Charakteristiken eines typischen Transistors sind in Abbildung 5.36 dargestellt.

Die Schwellenspannung von Vth = 2,1 V in Vorwärtsmessrichtung und Vth =−4 V in

Rückwärtsmessrichtung sind keineswegs gegenüber den Schwellenspannungen in den zuvor

vorgestellten TFT mit Al-Gate erhöht, sondern stark verringert. In der gesamten Stich-

VGS in V

IDin A

−10 −50510 15

10−9

10−8

10−7

10−6

0,0

0,2

0,4

VDS = 5 V

0,6

0,8

1,0

√IDin m√A

(a): Transferkennlinie

VDS in V

IDin µA

010 20 30

VGS =−5...15 V

(b): Ausgangskennlinienfeld

Abbildung 5.36: Kennlinien eines ZnO-NP-Dünnfilmtransistors im Inverted Staggered-

Aufbau auf Glassubstrat. Der Transistor besitzt eine Kanallänge von

L= 3 µm und eine Weite von W= 1000µm. Das Gate-Dielektrikum

besteht aus 180nm PVP. Die Gate-Elektrode besteht aus 4nm Ti/40nm

Au und die Drain- und Source-Kontakte sind aus Aluminium.

12Metal Insulator Semiconductor

155

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

probenmenge exisitert kein Transistor, der unabhängig von der Hysterese selbstsperrend

ist, so dass vermutet werden kann, dass die Verwendung von Au-Gate-Elektroden keine

Verbesserung erbringt. Mögliche Ursachen hierfür sind

•ein starker Einfluss der Eigenschaften des Gate-Dielektrikums und seiner Aufladung;

•veränderte physikalische Eigenschaften der Goldelektrode (z.B. in Wechselwirkung

mit dem PVP-Dielektrikum);

•ein zu geringer Einfluss der Ladungsträgerakkumulation auf die Transistorfunktion.

Offensichtlich wird die Transistorfunktion in erster Linie durch die Steuerung der Kontakt-

eigenschaften an den Drain- und Source-Kontakten bewirkt. Die Kontakte liegen an der

Oberseite der Halbleiterschicht und demnach ca. 200−300 nm von der Akkumulationszone

entfernt. Etwaige Feldeinflüsse, die durch die höhere Austrittsarbeit der Goldelektrode

hervorgerufen werden, können im Halbleiter über die Raumladungszone auf einer Distanz

von näherungsweise 10 nm abgebaut werden, so die Kontakte unbeeinflusst bleiben.

Als weitere Transistorparameter ergeben sich die Feldeffektladungsträgerbeweglichkeit

mit µFE = 2,6·10−3cm2(Vs)−1, das ION/IOFF-Verhältnis mit ca. 103und der Subschwel-

lenspannungsstromanstieg S= 1,65 V/dek. Während also die Mobilität vergleichbar mit

der der Transistoren auf thermisch oxidiertem Siliziumsubstrat ist, verschlechtert sich das

Sperrverhalten.

Die integrierten Transistoren auf Glassubstrat sind abgesehen von den metallischen

Elektroden im optischen Wellenlängenbereich transparent. Abbildung 5.37 zeigt die

optischen Transmittanzen des Wafers vor und nach der Prozessierung sowie die der

Zinkoxid-Nanopartikeldispersion, entnommen aus dem Datenblatt [Deg06], für Wellen-

längen im Bereich von λ= 350 −800 nm. Bereits das unbearbeitete Borosilikatglas

zeigt eine Absorption von 5% über den gesamten Bereich. Durch die metallischen

Elektroden sinkt die transmittierte Lichtintensität auf ca. 50%. Auffällig ist das lokale

Transmittanzminimum bei einer Wellenlänge λ= 374 nm mit 36,5%, welches durch

die Absorption der ZnO-Nanopartikel im UV-Bereich verursacht wird. Laut Datenblatt

existiert ein lokales Absoprtionsmaximum bei λ= 363 nm. Offensichtlich kommt es zu

einer Rotverschiebung um 11nm, die durch die Prozessierung (z.B. leichte Versinterung),

aber auch durch den Kontakt mit den umgebenden Materialien hervorgerufen werden

kann. Die geringe transmittierte Lichtintensität kann gesteigert werden, indem die

intransparenten metallischen Elektroden durch optisch durchlässige Leiter ersetzt werden.

Mögliche Materialien sind zum Beispiel Indium-Zinn-Oxid (ITO), stark Al-dotiertes

Zinkoxid (AZO) oder leitfähige Polymere [Wong09].

Elektrische Transistorparameter von Noninverted Staggered-TFT auf Si-Substrat

Die Kennlinien eines Transistors sind in Abbildung 5.38 exemplarisch dargestellt.

Aufgrund des schlechten elektrischen Kontakts zwischen den Metallelektroden und der

Halbleiterschicht ist der maximale Drain-Strom klein. Insgesamt ist das Ausmaß der

Hysterese wesentlich größer als in Inverted Staggered-Transistoren. Die Schwellenspan-

nung in Rückwärtsrichtung beträgt ca. Vth =−52,5 V. Das Gate-Dielektrikum besitzt

156

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

eine geringe Durchbruchfeldstärke, so dass VGS =Vth nicht erreicht werden kann, ohne

das Bauelemente zu zerstören. Um die Kennlinie zerstörungsfrei aufzunehmen, wird

nur VGS ≥ −40 V gewählt. Bereits für diesen Betriebsbereich ist im Ausgangskenn-

linienfeld ein merklicher Gate-Leckstrom zu beobachten. Für VGS ≥ −10 V geht der

Drain-Strom in der Transferkennlinie in Sättigung, so dass eine asymmetrische Kennlinie

entsteht. Aus der nicht erreichbaren Schwellenspannung resultiert ein sehr geringes

ION/IOFF-Verhältnis mit ION/IOFF = 5. Mit µFE = 1,0·10−3cm2(Vs)−1liegt die Feld-

effektladungsträgerbeweglichkeit mindestens eine Größenordnung unter den Werten der

Inverted Staggered-Transistoren mit gemeinsamer Silizium-Rückseiten-Gate-Elektrode,

aber nur geringfügig unter den Werten der Inverted Staggered-Bauelemente mit PVP-

Dielektrikum. Die reduzierte Mobilität wird durch die höheren Kontaktwiderstände

zwischen dem nanopartikulären Halbleiter und den Drain-Source-Elektroden verursacht.

Gegensätzlich zu den in dieser Arbeit beobachteten Ergebnissen berichteten Faber et al.

über Transistoren derselben Bauform mit denselben Elektrodenmaterialien, hergestellt

und charakterisiert unter ähnlichen Bedingungen. Sie beobachten Beweglichkeiten13 von

immerhin µ= 2,5 cm2(Vs)−1. Der entscheidende Unterschied besteht offensichtlich in

der Wahl des Halbleitermaterials, da wesentlich kleinere Nanopartikel mit organischen

Liganden an der Partikeloberfläche genutzt werden. Das Transistorverhalten zeigt

ebenfalls eine Hysterese und ein Ausbleiben eines Sättigungsbereichs im Ausgangskennli-

nienfeld. Der Sättigungsbereich des in dieser Arbeit vorgestellten Transistors hingegen ist

deutlich ausgeprägt. Eine Hysterese tritt zwar auf und ist stärker vorhanden als in den

Inverted Staggered-TFT, jedoch im Vergleich zur Literatur klein. Mögliche Ursachen für

die geringere Hysterese können sowohl die PVP-Quervernetzung unter Vakuum als auch

λin nm

Optische Transmittanz

400 500 600 700 800

0,0

0,2

0,4

0,6

0,8

1,0

Glassubstrat

TFT (Referenz: Lichtquelle)

TFT (Referenz: Glassubstrat)

ZnO-Nanopartikel (nach [Deg06])

Abbildung 5.37: Optische Transmittanz der ZnO-Nanopartikeltransistoren auf

Borosilikatglas-Substrat im sichtbaren Wellenlängenspektrum

13Die Ladungsträgermobilität ist unter Zuhilfenahme der Standard-Transistorgleichung ermittelt wor-

den und entspricht nicht der in dieser Arbeit angegebenen Feldeffektladungsträgerbeweglichkeit.

157

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Tabelle 5.10: Übersicht über die elektrischen Transistorparameter von frei beschalt-

baren Dünnfilmtransistoren. Das Gate-Dielektrikum besteht aus Poly(4-

vinylphenol) mit ǫr≈6; die Schichtdicke des Dielektrums beträgt ca.

180nm für die Inverted Staggered-Transistoren bzw. ca. 340nm für den

Noninverted Staggered-Transistor.

Aufbau Substrat Gate ION/IOFF

Vth µFE S

in V in cm2(Vs)−1in V/dek

IS SiO2@Si Al 1051,4 3,2·10−30,7

IS BSG Al >10511,5 7,2·10−26,1

IS BSG Au 1032,1 2,6·10−31,7

NIS SiO2@Si Al 5 −52,5 1,0·10−3-

die Verwendung von größeren Nanopartikeln bzw. von Nanopartikeln ohne organische

Liganden sein. Zur Vollständigkeit sind die Transistorparameter in Tabelle 5.10 als

Übersicht aufgeführt.

Fazit

Mit Poly(4-vinylphenol) als Gate-Dielektrikum lassen sich frei beschaltbare Transistoren

unter Nutzung von ZnO-Nanopartikeln als Halbleitermaterial integrieren. Insbesondere die

Inverted Staggered-Architektur ist geeignet, um Transistoren herzustellen, deren Transi-

storparameter für den Schaltungsaufbau ausreichend sind. Darüberhinaus können sie auf

VGS in V

IDin A

−40 −30 −20 −10 010

10−9

10−8

VDS = 10 V

√IDin µ√A

(a): Transferkennlinie

VDS in V

IDin nA

0510 15 20

VGS =−40...10 V

(b): Ausgangskennlinienfeld

Abbildung 5.38: Kennlinien eines ZnO-NP-TFT im Noninverted Staggered-Aufbau. Der

Transistor besitzt eine Kanallänge von L= 100 µm und eine Weite

von W= 700 µm. Das Gate-Dielektrikum besteht aus 340nm PVP.

Drain- und Source-Elektroden bestehen aus 100nm Aluminium, die Gate-

Elektrode aus 50 nm Gold. Als Substrat dient thermisch oxidiertes Silizi-

um.

158

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

transparenten Glassubstraten mit hinreichenden Transistoreigenschaften integriert werden.

Gegenüber den Noninverted Staggered-Bauelementen, die eine stärkere Hysterese und ei-

ne geringere Strommodulation aufweisen, zeigen Inverted Staggered-Transistoren neben

der geringen Hysterese und der hervorragenden Strommodulation ein gutes Sperrverhal-

ten. Die Schwellenspannungen sind teilweise in einem ausreichenden Wertebereich, lassen

sich aber nicht ohne Weiteres durch eine Variation der Austrittsarbeit der Gate-Elektrode

einstellen.

5.6.3 Einzelpartikeltransistoren auf Glassubstrat

Inverted Coplanar-Architektur mit PECVD-SiO2-Dielektrikum

Bauelementintegration

Für die Integration von frei beschaltbaren Einzelpartikeltransistoren wird Glas als

isolierendes Trägermaterial eingesetzt. Als Substrat wird Borosilikatglas mit dem Mar-

kennamen Borofloat 33 der Firma SCHOTT Technical Glass Solutions GmbH

als 4-Zoll-Wafer mit einer Dicke von 0,7±0,07 mm verwendet. Der thermische Ausdeh-

nungskoeffizient beträgt 3,25 ·10−6K−1. Die maximal zulässige Einsatztemperatur wird

für Kurzzeitbelastung (kürzer als 10 h) mit 500◦

C und für Langzeitbelastungen über 10 h

mit 450◦

C angegeben [Bor09].

Zunächst wird auf dem Substrat Aluminium abgeschieden und zu Gate-Elektroden

strukturiert. Als Gate-Dielektrikum dient im PECVD-Verfahren abgeschiedenes Silizium-

dioxid mit einer Dicke ti= 234 nm. Die elektrische Durchbruchfestigkeit von PECVD-SiO2

ist zwar gering, jedoch lässt es sich bei 100◦

C...120◦

C auch auf temperaturempfindlichen

Substraten abscheiden. Abschließend werden die nanoskaligen Zwischenräume hergestellt

und Nanopartikel in diesen abgeschieden. Die Transistorstruktur ist als REM-Aufnahme

in Abbildung 5.39a dargestellt.

Elektrische Transistorparameter

Da das Gate-Dielektrikum wie erwartet elektrisch sehr schwach ist und zudem die

Ausbeute an funktionsfähigen Exemplaren sehr gering ist, können bislang nur Ausgangs-

kennlinienfelder als Transistorcharakteristik vorgewiesen werden. Ein typisches Kennli-

nienfeld ist im Diagramm der Abbildung 5.39b abgebildet. Eine Transistorcharakteristik

einschließlich eines Sättigungsbereichs ist eindeutig zu erkennen. Auffällig sind wiederum

die Stromspitzen beim Übergang vom Triodenbereich in den Sättigungsbereich, die ebenso

sowohl im Falle von Dünnfilm- als auch von Einzelpartikeltransistoren im Zusammenhang

mit ZnO-Nanopartikeln als Halbleitermaterial und der Inverted Coplanar-Architektur

beobachtet werden [vergleiche Abschnitte 5.3.1 und 5.4.1].

Die Schwellenspannung kann nicht exakt bestimmt werden. Aufgrund eines deutli-

chen Drain-Stroms für VGS =−1 V handelt es sich um selbstleitende Transistoren. Eine

Extraktion des Unterschwellenstromanstiegs ist nicht möglich. Die Strommodulation kann

aus dem Ausgangskennlinienfeld mit ION/IOFF = 25 abgeschätzt werden. Sie beträgt dem-

nach nur einen Bruchteil der Werte, die an Inverted Coplanar-Einzelpartikeltransistoren

159

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Gate-Elektrode

Dielektrikum

Transistorkanal Drain

Source

(a)

VDS in V

IDin nA

0246

VGS =−2...2 V

(b)

Abbildung 5.39: REM-Aufnahmen einer Transistorstruktur im Inverted Coplanar-Aufbau

mit frei beschaltbarer Gate-Elektrode auf Glassubstrat und Ausgangs-

kennlinienfeld eines Transistors mit einer Kanallänge L= 70nm und

einer geometrischen Kanalweite W= 50 µm. Das Gate-Dielektrikum

besteht aus 234nm PECVD-SiO2, abgeschieden bei 100◦

C. (a) REM-

Aufnahme (ohne Nanopartikel), (b) Ausgangskennlinienfeld

mit gemeinsamer Rückseiten-Gate-Elektrode gemessen werden. Die Ladungsträgerbeweg-

lichkeit wird unter Zuhilfenahme der Shockley-Gleichung für den Sättigungsbereich

aus dem Kennlinienfeld berechnet und beträgt ca. µ= 2,4·10−4cm2(Vs)−1unter der

Annahme, dass die Schwellenspannung mit Vth ≈ −2 V abgeschätzt werden kann. Es

ist zu beachten, dass es sich hierbei nicht um die Feldeffektladungsträgerbeweglichkeit

handelt. Die Transistorkennwerte sind in Tabelle 5.11 als Übersicht aufgeführt.

Fazit

Die Inverted Coplanar-Bauform eignet sich mit der angwendeten Prozessführung nicht

für die Integration von frei beschaltbaren Transistoren. Zum Einen ist die Ausbeute äu-

ßerst gering; zum Anderen ist das verwendete PECVD-SiO2als Gate-Dielektrikum elek-

trisch zu instabil. Ein Austausch des Siliziumdioxids durch alternative Dielektrika (z.B.

Poly(4-vinylphenol)) ist nicht möglich, weil sie nicht resistent gegenüber den folgenden Pro-

zessschritten sind. Da die erreichten Transistorparameter für den Einsatz in integrierten

Schaltungen relativ schlecht sind, ist eine Verwendung für einen weiterführenden Schal-

tungsaufbau nicht zielführend.

Tabelle 5.11: Übersicht über die elektrischen Transistorparameter eines typischen ZnO-

EPT im Inverted Coplanar-Aufbau mit L= 70nm, W= 50µm und Al-Gate-,

Drain- und Source-Elektroden auf Glassubstrat

Substrat Dielektrikum ION/IOFF Vth in V µin cm2(Vs)−1

BSG 234 nm LTO-PECVD-SiO225 −2,4·10−4

160

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Noninverted Staggered-Architektur mit PECVD-SiO2-Dielektrikum

Auch wenn die Integration von Transistoren in der Inverted Coplanar-Bauform eine zu

geringe Ausbeute liefert, lassen sich dennoch Bauelemente unter Nutzung von nanoskali-

gen Zwischenräumen in der Noninverted Staggered-Architektur herstellen. Dieser Aufbau

bietet drei wesentliche Vorteile:

1. da das Gate-Dielektrikum erst nach der Abscheidung der Nanopartikel erzeugt wird,

besteht nicht die Gefahr einer prozessbedingten Schädigung;

2. die Partikelabscheidung in die Nanogräben ist unproblematisch, da selbst bei feh-

lenden Partikeln im Nanozwischenraum ein Transistorkanal durch Partikel besteht,

die den Nanograben lediglich überbrücken. Die Transistorkanallänge wird weiterhin

durch den Abstand der Drain- und Source-Elektrode definiert;

3. die Annealing-Temperatur zur Nanopartikelfixierung kann entscheidend verringert

oder ein Annealing-Schritt vermieden werden, da einerseits die Belastung durch nach-

folgende Prozesse (d.h. keine Nanograbenherstellung auf dem Partikelfilm) geringer

ist und eine Fixierung der Nanopartikel im gewissen Maße durch die darauf abge-

schiedene Dielektrikumsschicht erreicht wird.

Bauelementintegration

Die Herstellung der Transistoren wird ähnlich zu den Inverted Coplanar-Transistoren in

Abschnitt 5.6.3 durchgeführt. Als Substrat wird wiederum das Borosilikatglas der Firma

Plan Optik AG verwendet.

Zunächst werden Drain- und Source-Elektroden mittels der Kantenabscheidetechnik

im nanoskaligen Abstand strukturiert. Auf die Source- und Drainelektroden wird ein

Nanopartikelfilm aus einer Dispersion mit ξ(ZnO) ≈1,62 Gew.-% durch Spin-coating

abgeschieden. Es stellt sich heraus, dass sich bei dieser Verdünnung der ZnO-Dispersion

eine besonders gleichmäßige Schicht auf Borosilikatglas erzeugen lässt, wenn die Suspen-

sion bei 150 min−1aufgetragen und anschließend für nur 2 s bei 350 min−1verteilt wird.

Abschließend wird die Schicht durch langsame Verdunstung des Wasser im Trockenofen

für 30 Minuten bei 60◦

C getrocknet.

Auf die Partikelschicht wird Siliziumdioxid im PECVD-Verfahren bei einer Prozess-

temperatur von 100◦

C abgeschieden. Bevor die Kontaktlöcher zu den Drain- und

Source-Elektroden geöffnet werden, wird zunächst Aluminium als Gate-Metall abge-

schieden und per Lift-off strukturiert. Das SiO2fixiert dabei die ZnO-Nanopartikel in

ausreichender Weise. Erst abschließend findet die Öffnung der Drain-/Source-Kontakte

statt.

Es ist zu bemerken, dass die maximale Prozesstemperatur durch das Ausheizen der

Wafer vor der Fototechnik mit 150◦

C gegeben ist. Der komplette Prozess ist somit

im vollen Umfang für den Übergang auf temperaturempfindliche Kunststoffsubstrate

geeignet.

161

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

Elektrische Transistorparameter

Auffällig ist, dass die Ausbeute an funktionsfähigen Transistoren wesentlich höher ist als

bei der Inverted Coplanar-Bauform. Ein typisches Kennlinienpaar ist in Abbildung 5.40

dargestellt. Die Transferkennlinie ist durch eine starke Hysterese zwischen den Messrich-

tungen gekennzeichnet. Offensichtlich besitzt das Gate-Dielektrikum bzw. die Grenzfläche

zwischen Dielektrikum und Halbleiter eine hohe Störstellen- und Haftstellendichte.

Dieses ist nicht unwahrscheinlich, da der Isolator bei lediglich 100◦

C abgeschieden wird

und dadurch vermehrt ortsfeste, aber auch mobile Oxidladungen entstehen. Für die

Messung mit steigendem VGS lässt sich somit eine Schwellenspannung Vth =−0,3 V

ermitteln, für die entgegengesetzte Messrichtung zu Vth =−4,9 V. Der selbstleitende

Transistor besitzt ein ION/IOFF-Verhältnis von 140, wodurch er im Vergleich zu den

Inverted Coplanar-Transistoren auf Glassubstrat eine bessere Pegeldetektion gewähr-

leistet. Der Subschwellenstromanstieg ist mit S= 1,77 V/dek leicht schlechter als in

Inverted Coplanar-Einzelpartikeltransistoren auf oxidiertem Siliziumsubstrat. Dennoch

ist der Subschwellenspannungsstromanstieg vergleichbar mit guten organischen Feldef-

fekttransistoren auf isolierenden Foliensubstraten, deren Werte mit S= 1,33...20 V/dek

angegeben werden [Diek08].

Die Ladungsträgerbeweglichkeit ist mit µFE = 2,1·10−4cm2(Vs)−1in beiden Hysterese-

ästen gering. In Anbetracht der sehr geringen Prozessierungstemperatur von T≤150◦

und nicht wesentlich höheren Mobilitätswerte für die Inverted Coplanar-Bauelemente

auf Glassubstrat, befindet sich die Mobilität in einer erwarteten Größenordnung. Es

ist möglich, dass die geringe Feldeffektladungsträgerbeweglichkeit durch Nanopartikel

bedingt ist, die den Elektrodenabstand oberseitig überbrücken und sich nur wenige

Halbleiterpartikel in den nanoskaligen Zwischenräumen befinden. Nanopartikel in den

Nanogräben liegen außerdem nicht als Einzelagglomerate vor, sondern müssen die Kanal-

VGS in V

IDin A

−4−2024

10−11

10−10

10−9

10−8

VDS = 7 V

100

√IDin µ√A

(a): Transferkennlinie

VDS in V

IDin nA

02468

60 VGS =−2...2 V

(b): Ausgangskennlinienfeld

Abbildung 5.40: Kennlinien eines ZnO-NP-Einzelpartikeltransistors auf Borosilikatglas-

Substrat im Noninverted Staggered-Aufbau. Der Transistor besitzt eine

Kanallänge von ca. L= 300nm und eine Weite von W= 20µm. Das

Gate-Dielektrikum besteht aus 120nm PECVD-SiO2, abgeschieden bei

100◦

C. Gate-, Drain- und Source-Elektroden bestehen aus Aluminium.

162

5.6 Transistoren mit frei beschaltbaren Gate-Elektroden

Tabelle 5.12: Übersicht über die elektrischen Transistorparameter eines typischen Zinkoxid-

EPT im Noninverted Staggered-Aufbau mit L= 300nm, W= 20 µm

und Al-Gate-, Drain- und Source-Elektroden auf Glassubstrat. Das Gate-

Dielektrikum besteht aus LTO-PECVD-SiO2.

Substrat ti[nm] ION/IOFF Vth in V µFE in cm2(Vs)−1Sin V/dek

BSG 120 140 −0,3 2,1·10−41,77

länge von L= 300nm durch die Bildung eines Mehragglomeratepfades überbrücken.

Die Kennwerte sind wiederum als Tabelle 5.12 in der Übersicht dargestellt.

Fazit

Im Gegensatz zu den anderen Transistorarchitekturen besitzt der Noninverted Staggered-

Aufbau das Potenzial für den Einsatz in logischen Schaltungen auf isolierendem Glassub-

strat, da die Ausbeute höher ist. Dem entgegen steht bislang die recht geringe Ladungs-

trägerbeweglichkeit, die einer Verbesserung bedarf. Mit Blick auf die Transistoren gleicher

Architektur mit gemeinsamen Rückseiten-Gate-Elektroden, erscheint es jedoch möglich, ei-

ne wesentliche Steigerung der Mobilität durch geeignete Anpassungen der Prozessführung

und Materialien zu erreichen.

5.6.4 Zusammenfassung und Bewertung von ZnO-NP-TFT mit frei

beschaltbaren Gate-Elektroden

Die Integration individuell beschaltbarer Transistoren mit ZnO-Nanopartikeln ist sowohl

in Dünnfilm- als auch in Einzelpartikelbauart möglich. Als Übersicht zu den elektrischen

Transistorparameter sind diese in Abbildung 5.41 als Vergleichsgraphik dargestellt.

Im Bereich der Dünnfilmtransistoren ist der Austausch des Gate-Dielektrikums durch

Poly(4-vinylphenol) mit einer Steigerung des ION/IOFF-Verhältnisses unter Beibehaltung

der Ladungsträgerbeweglichkeit und einer leichten Erhöhung der Schwellenspannung

verbunden. Eine gezielte Einstellung der Schwellenspannung über die Wahl der Austritts-

arbeit des Gate-Elektroden-Metalls ist nicht möglich. Um transparente Bauelemente zu

integrieren, lassen sich Inverted Staggered-Transistoren ebenfalls auf Glassubstraten her-

stellen. Der Wechsel des Substrats ist jedoch mit geringen Einbußen bei der Sperrqualität

verbunden, wohingegen sich für das ION/IOFF-Verhältnis und für die Ladungsträgerbe-

weglichkeit, insbesondere mit Aluminium-Gate-Elektroden, sehr gute Werte ergeben. Der

Wechsel der Architektur zur Noninverted Staggered-Schichtabfolge erbringt keinen Vorteil.

Bei den Einzelpartikeltransistoren hingegen bietet der Übergang zur alternativen

Architektur zwei wesentliche Vorteile. Zum Einen lässt sich grundsätzlich die Ausbeute

und die Lebensdauer steigern; zum Anderen befindet sich die Strommodulation in einer

günstigeren Größenordnung. Die niedrigen Ladungsträgerbeweglichkeiten gleichen einan-

der und sind aufgrund des niedrigen thermischen Budgets und der generell schwierigen

Kontaktierung in Einzelpartikeltransistoren zunächst tolerierbar.

163

Kapitel 5 Feldeffekttransistoren mit Zinkoxid-Nanopartikeln

µFE in cm2(Vs)−1

IS@Si

NIS@Si

IC/EPT@Glas

NIS@Glas

IS/Au-Gate@Glas

IS/Al-Gate@Glas

TFT/PVP EPT

10−4

10−3

10−2

10−1

100

IS@Si

NIS@Si

100

101

102

103

104

105

106

IC/EPT@Glas

NIS@Glas

IS/Au-Gate@Glas

IS/Al-Gate@Glas

ION/IOFF

TFT/PVP EPT

IS/Au-Gate@Glas

IS/Al-Gate@Glas

Vth in V

TFT/PVP EPT

IS/TFT/PVP

NIS/TFT/PVP

−52

NIS/EPT@Glas

Abbildung 5.41: Vergleich von Ladungsträgerbeweglichkeit, ION/IOFF-Verhältnis und

Schwellenspannung zwischen den integrierten ZnO-NP-FET mit frei be-

schaltbaren Gate-Elektroden. Alle Bauelemente sind Al-kontaktiert.

Im Vergleich zum Bericht über frei beschaltbare Dünnfilmtransistoren in [FBJ+09]

mit µ= 8 ·10−3cm2(Vs)−1,ION/IOFF ≈103und Vth = 27 V, zeigen die hier vorge-

stellten Transistoren ähnliche Ladungsträgerbeweglichkeiten, wobei bemerkt werden

muss, dass in [FBJ+09] nicht die Feldeffektladungsträgerbeweglichkeit ermittelt wurde.

Faber et al. nutzten die Standardtransistorgleichung im Sättigungsbereich zur Beweg-

lichkeitsbestimmung. Dieses Verfahren führt generell zu höheren Werten der Mobilität. Es

zeigt sich weiterhin, dass die Strommodulation der in dieser Arbeit integrierten Zinkoxid-

Dünnfilmtransistoren um zwei Größenordnungen höher ist und die Betriebsspannungen

erheblich geringer gewählt werden können, um den Transistor anzusteuern.

Auch bei einer Gegenüberstellung mit den Dünnfilmtransistoren in [BNMH09, OM-

NH08,LJJ+08,LJK+07] mit gemeinsamer Rückseiten-Gate-Elektrode zeigt sich, dass im

Rahmen dieser Arbeit bessere Resultate erzielt worden sind. Trotz des Verzichts auf ein

Hochtemperatur-Annealing und auf chemische Dispergieradditive können ähnliche oder

günstigere Parameter erreicht werden.

164

Kapitel 6

Schaltungen

Nachdem in Abschnitt 5.6.2 ein Dünnfilmtransistor mit ZnO-Nanopartikeln als Halbleiter-

material vorgestellt wurde, der individuell verschaltbar und ohne übermäßigen Aufwand

realisierbar ist, wird dieser im Folgenden für den Aufbau von Invertern verwendet.

Entscheidend für logische Funktionselemente ist neben den bisher verwendeten (statischen)

Transistorparametern das transiente Verhalten, da das zeitliche Verhalten des Schaltvor-

gangs der Einzelelemente die transiente Charakteristik des logischen Bauelements be-

stimmt. Eine erste Abschätzung der Transitfrequenz fTin konventionellen MOSFET ist

durch

fT=µVDS

2π

L2(6.1)

gegeben [Sze81]. Diese Abschätzung beinhaltet jedoch keinerlei parasitäre Kapazitäten,

deren Umladevorgänge die Schaltzeiten erheblich verlängern. Hierzu wäre die Integration

von Ringoszillatoren notwendig.

6.1 Inverter

Das Prinzip des Inverters basiert darauf, den Ausgang entweder auf ein hohes Potenzial

(high-Pegel) oder ein niedriges Potenzial (low-Pegel) zu setzen, wobei sich die jeweiligen

Pegel auf dem Niveau der Versorgungsspannung VDD bzw. auf dem Massepotenzial (GND)

oder sich zumindest in der Nähe dieser Potenziale befinden. Für den Aufbau eines Inverters

wird mindestens ein Transistor mit einer resistiven Last benötigt. Der Platzbedarf kann

gesenkt werden, wenn anstelle der resistiven Last eine Transistorlast vorgesehen wird,

die so verschaltet wird, dass sie stets leitend ist. Im Bereich der Einkanaltechnologien

(hier NMOS) ist es vorteilhaft einen Verarmungstyp-Transistor als Last zu verwenden,

der durch seine selbstleitende Charakteristik einen permanenten Widerstand darstellt.

Als Schalttransistor eignen sich vorzugsweise selbstsperrende Transistoren. Diese Tatsa-

che macht demnach zwei Transistorarten notwendig, die bislang mit der einfachen ZnO-

Nanopartikeltechnologie nebeneinander nicht integrierbar sind. Hierzu sind unterschiedli-

che Kontaktmetalle für die Verarmungs- und Anreicherungs-Transistoren nötig. Alternativ

lässt sich die Last auch durch einen selbstsperrenden Transistor realisieren, dessen Gate-

Elektrode mit seiner Drainelektrode kurzgeschlossen wird. Der Transistor befindet sich

dann ständig im Sättigungsbetrieb. Zusammen mit dem Schalttransistor wird der Inverter

durch das Ersatzschaltbild in Abbildung 6.1 repräsentiert, wobei T1 der Schalttransistor

165

Kapitel 6 Schaltungen

VDD

GND

Abbildung 6.1: Erstzschaltbild eines Inverters mit einem Anreicherungstyp-Transistor im

Sättigungsbetrieb als Lastelement

und T2 das Lastelement sind. Als Nachteil des Inverters mit Anreicherungs-Transistor-

Last ist der eingeschränkte Ausgangspegelhub zu nennen. Der Inverterausgang kann nicht

auf das Massepotenzial gezogen werden, da bei Anlegen eines high-Pegels am Eingang der

Transistor T1 öffnet. Dieser besitzt einen endlichen Leitwert, so dass sich das Ausgangspo-

tenzial gemäß der Spannungsteilerregel einstellt. Ebenso kann das Ausgangspotenzial nicht

das Versorgungsspannungsniveau erreichen, da der Transistor T2 bei hohem Ausgangspe-

gel sperrt und somit ein um Vth(T2) verringertes Versorgungspotenzial am Ausgang nicht

übertroffen werden kann.

PVP

VDD

GND

OUT

ZnO-Nanopartikelschicht

(a): Schematischer Aufbau

VDD

GND

IN OUT

(b): Lichtmikroskop-

Aufnahme

Abbildung 6.2: Schematischer Aufbau (a) und lichtmikroskopische Aufnahme eines inte-

grierten Inverters mit Transistorlast (b): Der Schalttransistor besitzt eine

Kanallänge L= 1,5 µm und eine Weite W= 1000µm. Die Kanallänge des

Lasttransistors beträgt L= 3µm und die Weite W= 500µm.

166

6.1 Inverter

6.1.1 Inverter auf thermisch oxidiertem Siliziumsubstrat

Der Integrationsprozess der Inverted Staggered-Transistoren mit Poly(4-vinylphenol)

ist gegenüber dem in Abschnitt 5.6.2 beschriebenen Verlauf unverändert. Die von den

Einzelpartikeltransistoren bekannte Problematik des erschwerten Partikeleintrags in

kleine Zwischenräume ist in diesem Fall von großem Vorteil. Da zur elektrischen Verbin-

dung zwischen Gate- und Drainelektrode des Lasttransistors ein Kontakt-Via durch die

PVP-Schicht hergestellt werden muss, besteht die Gefahr, dass die Öffnung während der

Nanopartikelabscheidung mit den selbigen aufgefüllt wird. Aufgrund der Kontaktlochgrö-

ße sammeln sich Nanopartikel nur im eingeschränkten Maße in der Öffnung an, so dass

sich durch die abschließende Metallbedampfung qualitativ ausreichende Kontaktierungen

ergeben. Eine schematische 3-D-Darstellung der integrierten Inverterschaltung ist in

Abbildung 6.2a dargestellt, die Aufsicht im Lichtmikroskop in Abbildung 6.2b.

Zur elektrischen Charakterisierung der Inverterschaltung wird die Versorgungsspan-

nung mit VDD = 15 V so gewählt, dass der Schalttransistor auch seinen Sättigungsbereich

erreichen kann. Die Spannungs-Transfer-Charakteristik ist in Abbildung 6.3 dargestellt.

Der Eingang wird über den angestrebten low-Pegel hinaus bis VE=−2 V angesteuert.

Die Übertragungskennlinie ist mit einem Schaltpunkt bei kleinen VEasymmetrisch, da

die Schwellenspannung des Schalttransistors gering ist und der Transistor demnach früh

öffnet. Anzustreben ist idealerweise ein Schaltpunkt bei VE=VDD/2. Hierzu ist entweder

VEin V

VAin V

0 5 10 15

0,0

1,5

3,0

4,5

6,0

Pin µW

∆Vhys = 1,3 V

VDD = 15 V

VA=VE

Abbildung 6.3: Spannungs-Transfer-Charakteristik (gefüllte Kreise) eines ZnO-

Nanopartikelinverters und seine Verlustleistung (offene Kreise) mit

VDD = 15 V. Die Kanalweite des Schalttransistor beträgt W= 1000µm,

seine Kanallänge L= 1,5 µm. Mit der Kanalweite W= 500µm und Ka-

nallänge L= 3 µm des Lasttransistors ergibt sich ein Geometrieverhältnis

von 4.

167

Kapitel 6 Schaltungen

die Vorspannung des Halbleiterfilms oder eine Erhöhung der Schwellenspannung, also die

Verwendung eines angepassten Kontaktmaterials der Drain/Source-Elektroden notwendig.

Letzteres ist mit einer Materialoptimierung verbunden, da sich die Schwellenspannung

nicht ohne Weiteres durch den Austausch des Gate-Elektroden-Metalls einstellen lässt

[vergleiche Abschnitt 5.6.2]. Darüberhinaus ist bekannt, dass SB-MOSFET-Transistoren

einer starken VDS-Abhängigkeit unterliegen, so dass eine Schaltpunktverschiebung auch

durch die Variation der Drain-Source-Spannung erreicht werden kann.

In der Transfercharakteristik tritt die erwartete Hysterese zwischen den Schaltrich-

tungen auf, so dass sich auch die Verstärkungen für die Schaltrichtungen unterscheiden.

Die Verstärkung als maximale Steigung v=dVA/dVEder Transfercharakteristik beträgt

in Schaltungrichtung vom low- auf den high-Pegel am Eingang v= 4 V/V und in

umgekehrter Richtung v= 6 V/V. Die Kennlinienverschiebung kann durch lineare Extra-

polation der Tangenten im Punkt maximaler Verstärkung auf das Ausgangs-low-Level

und anschließender Differenzbildung ermittelt werden. Es ergibt sich demnach eine

Differenz der Schaltspannungen von ∆Vhys = 1,3 V. Dieser Wert entspricht ungefähr

der hysteresebedingten Schwellenspannungsverschiebung der verwendeten Transistoren

[vergleiche Abschnitt 5.6.2].

Am Ausgang des Inverters liegt ein high-Pegel an, wenn die Eingangsspannung VE

0 V bis ca. 1,2 V beträgt. Die Ausgangsspannung VAist in diesem Fall größer als 11,1 V.

Soll am Ausgang ein low-Pegel erreicht werden, so ist eine Eingangsspannung VEmit

4,2 V ≤VE≤15 V anzulegen. Dieses kann jedoch zu einer zu hohen Ausgangsspannung

mit 3,6 V ≥VA≥0,95 V führen, wodurch bei VE<12,8 V kein sicherer high-Pegel am

Ausgang anliegt.

Um die Schaltpunkte relativ, wenn auch eingeschränkt, zum Versorgungsspannungs-

niveau zu verschieben, wird VDD gesenkt. Die Spannungs-Transfer-Kennlinie ist in

Abbildung 6.4 für VDD = 10V dargestellt. Qualitativ ergeben sich zu der Transfercha-

rakteristik bei VDD = 15 V nahezu keine Unterschiede. Der Inverterausgang befindet sich

nun für 0 V ≤VE≤1,3 V mit VA>7 V im high-Zustand und für 4 V ≤VE≤10 V

mit 0,88 V ≤VA≤1,8 V im low-Zustand. Diese Werte ermöglichen einerseits immer

noch keine sichere Pegeldetektion, doch findet eine relative Verschiebung der Übergangs-

region statt, da das Verhalten des Schalttransistors nur schwach beeinflusst wird und

seine Schwellenspannung näher an VDD/2 liegt. Eine signifikante Absenkung Ausgangs-

low-Pegels durch eine Reduktion des DITL-Effekts aufgrund der gesenkten effektiven

Drain-Source-Spannung am Lasttransistor ist nicht zu beobachten; sie beträgt lediglich

∆VA(VE=VDD) = 0,07 V. Die Ausgangsspannung des high-Pegels misst weiterhin ca.

70% der Versorgungsspannung.

Entscheidender Vorteil der Senkung der Betriebsspannung ist der wesentlich gerin-

gere Leistungsbedarf des Inverters. Für VDD = 15 V beträgt die maximale statische

Leistung ca. Pmax = 5,5µW. Durch die Senkung von VDD auf 10 V beträgt die Lei-

stungsaufnahme nur Pmax = 0,6µW und ist damit eine Größenordnung geringer als

zuvor.

168

6.1 Inverter

VEin V

VAin V

05 10

0,0

0,2

0,4

0,6

Pin µW

VDD = 10 V

VA=VE

Abbildung 6.4: Spannungs-Transfer-Charakteristik (gefüllte Kreise) eines ZnO-

Nanopartikelinverters und seine Verlustleistung (offene Kreise) mit

VDD = 10 V. Die Kanalweite des Schalttransistor beträgt W= 1000µm,

seine Kanallänge L= 1,5 µm. Mit der Kanalweite W= 500µm und Ka-

nallänge L= 3 µm des Lasttransistors ergibt sich ein Geometrieverhältnis

von 4.

6.1.2 Inverter auf Glassubstrat

Werden Inverter auf Glassubstrat integriert, so zeigt sich die Übertragungscharakteristik

in Abbildung 6.5. Die Versorgungsspannung wird mit VDD = 30 V relativ hoch gewählt,

um den Schalttransistor in Sättigung betreiben zu können [vergleiche Abschnitt 5.6.2]. Das

hohe Versorgungspotenzial unterstützt dabei, Ladungsträger aus Haftstellen herauszulö-

sen, so dass der Hysteresegrad abnimmt; gleichzeitig senkt es aber die Schwellenspannung

durch den DITL-Effekt, wodurch der Schaltpunkt mit VA=VDD/2 bereits bei VE= 2,9 V

liegt. Der maximal high-Pegel am Ausgang beträgt VA= 28,2 V (= 0,94 ·VDD) bei

VE=−7,8V, wobei der sichere high-Pegel mit |v|<1 bereits für VE<−3,1 V und

VA>27,2 V in Vorwärtsrichtung bzw. VE<−6,2 V und VA>28,0 V in Rückwärtsrich-

tung erreicht wird. Minimale Ausgangs-low-Pegel stellen sich im Bereich VE>18,6 V

mit VA<1,4 V (= 0,047 ·VDD) ein. Der sichere low-Pegel ist in Vorwärtsrichtung mit

VE>12,8 V und VA<2,8 V bzw. in Rückwärtsrichtung mit VE>8,0 V und VA<2,5 V

gegeben. Infolge der notwendigen negativen Eingangsspannungen ist für den Aufbau von

erweiterten Schaltungen eine Pegelanpassung notwendig.

Die maximalen Verstärkungen der Inverterschaltung ist gegenüber den auf Silizium-

Substrat integrierten Invertern geringer. Sie betragen für die Vorwärtsmessrichtung

v= 3 V/V und für die Rückwärtsmessrichtung v= 3,5 V/V. Durch die hohe Versor-

gungsspannung steigt die maximale Verlustleistung auf Pmax = 120 µW; bei anliegendem

high-Pegel am Eingang werden nur P= 80 µW umgesetzt.

169

Kapitel 6 Schaltungen

VEin V

VAin V

−10 0 10 20 30

120

Pin µW

VDD = 30 V

Abbildung 6.5: Spannungs-Transfer-Charakteristik (gefüllte Kreise) eines ZnO-

Nanopartikelinverters auf Borosilikatglas-Substrat und seine Verlustlei-

stung (offene Kreise) mit VDD = 30 V. Die Kanalweite des Schalttransistor

beträgt W= 500µm, seine Kanallänge L= 3 µm. Mit der Kanalweite

W= 20µm und Kanallänge L= 3 µm des Lasttransistors ergibt sich ein

Geometrieverhältnis von 25.

Wie auch bei den individuellen Transistoren lässt sich die Anregung der Ladungs-

träger aus Haftstellen durch den Eintrag von Wärmeenergie unterstützen, um die

Hysterese auszugleichen. Durch den Einsatz von integrierten Heizern ließe sich dann für

beide Schaltrichtungen ein näherungsweise gleiches Verhalten erreichen. Abbildung 6.6a

zeigt die Transferkennlinie eines Inverters bei VDD = 15 V. Mit dieser Versorgungsspan-

nung ist die Hysterese bei Raumtemperatur besonders deutlich ausgeprägt. Wird die

Temperatur des Inverters auf T= 50◦

C erhöht, so wird die Charakteristik in Abbil-

dung 6.6b gemessen. Deutlich zu erkennen ist die wesentlich geringere Hysterese, doch

auch die Abnahme des high-Pegels auf ca. 50% sowie die Zunahme des low-Pegels auf ca.

13% der Betriebsspannung. Hierdurch sinkt die Verstärkung auf v≤0,99 V/V und die

Schaltung verliert ihre Inverterfunktion. Die Erwärmung ist demnach für die Reduktion

des Hystereeffekts in Invertern ungeeignet.

6.2 Fazit

Die Integration von Inverterschaltungen mit den vorgestellten ZnO-Dünnfilmtransistoren

ist sowohl auf oxidierten Silizium-Substraten als auch auf Glassubstraten möglich. Die

Inverter zeigen unabhängig vom Substrat ein ähnliches Schaltverhalten mit einem links-

verschobenen Schaltpunkt, der durch die geringe Schwellenspannung bzw. durch die Ab-

170

6.2 Fazit

VEin V

VAin V

50 5 10 15

Pin µW

VDD = 15 V

(a): T= 21◦

VEin V

VAin V

50510 15

0,0

0,05

0,1

0,15

Pin µW

VDD = 15 V

(b): T= 50◦

Abbildung 6.6: Spannungs-Transfer-Charakteristik (gefüllte Kreise) eines ZnO-

Nanopartikelinverters auf Borosilikatglas-Substrat und seine Verlust-

leistung (offene Kreise) mit VDD = 15 V bei Raumtemperatur und

T= 50◦

C. Die Kanalweite des Schalttransistor beträgt W= 1000µm, sei-

ne Kanallänge L= 3 µm. Mit der Kanalweite W= 50 µm und Kanallänge

L= 3 µm des Lasttransistors ergibt sich ein Geometrieverhältnis von 20.

senkung der Schwellenspannung in Folge des DITL-Effekts bestimmt wird. Sie weisen

Verstärkungen bis zu 6 V/V aufweist. Die erreichten logischen Pegel sind zwar typisch

für Inverter mit Anreicherungs-Transistor-Last, erlauben jedoch keine Pegeldetektionssi-

cherheit. Hierzu ist eine Anpassung der Schwellenspannung bzw. die Unterdrückung der

Schwellenspannungsabsenkung erforderlich.

171

Kapitel 6 Schaltungen

172

Zusammenfassung und Ausblick

Zusammenfassung

Nanopartikel aus Silizium und Zinkoxid, abgeschieden aus Dispersionen, sind für den Ein-

satz als halbleitendes Material in Feldeffekttransistoren geeignet. Darüber hinaus ist bei

der Verwendung von Zinkoxid-Nanopartikeln die Integration von optisch transparenten

Inverterschaltungen auf Glassubstraten möglich.

Mit beiden Nanopartikelmaterialien wurden sowohl Dünnfilm- als auch erstmals la-

terale Einzelpartikeltransistoren hergestellt. Untersuchungen auf Siliziumsubstrat als

Trägermaterial und Rückseiten-Gate-Elektrode mit thermisch gewachsenem Siliziumdi-

oxid als Gate-Dielektrikum zeigten, dass Dünnfilmtransistoren mit nanopartikulärem

Silizium lediglich sehr geringe Feldeffektladungsträgerbeweglichkeiten und Strommodu-

lationen aufweisen. Dahingegen lässt sich die Ladungsträgerbeweglichkeit stark erhöhen,

wenn die Feldeffekttransistoren als Einzelpartikeltransistoren integriert werden. Eine

weitere Steigerung der Mobilität wird durch eine Temperaturnachbehandlung bei 300◦

erreicht. Ebenso wird durch die thermische Behandlung die Strommodulation vergrößert.

Die Einzelpartikeltransistoren zeigen unabhängig von der Dotierung der Nanopartikel ein

p-Kanal-Verhalten, wobei die besten Transistorkennwerte mit undotierten Nanopartikeln

erreicht werden. Zur Integration eines n-Kanal-Transistors kann die Nanopartikelo-

berfläche durch die chemische Modifikation der Dispersion derart verändert werden,

dass eine verstärkte Injektion von Elektronen in den Transistorkanal stattfindet. Eine

n-Kanal-Verhalten durch die Verwendung von Silizidkontakten an den Drain- und

Source-Elektroden ist – bedingt durch den Aufbau – nicht möglich. Nach einer Lagerzeit

von sechs Monaten ist an den Transistorparametern der Einzelpartikeltransistoren keine

nennenswerte Degradation zu erkennen.

Im Allgemeinen zeigen Dünnfilmtransistoren mit Zinkoxid-Nanopartikeln auf Silizium-

substrat n-Kanal-Verhalten. Mit der Inverted Coplanar-Architektur lassen sich nur

mäßige elektrische Eigenschaften erreichen. Transistoren im Inverted Staggered-Aufbau

hingegen weisen gute Transistorkennwerte auf. Es zeigt sich, dass die Wahl des Kontakt-

metalls der Drain- und Source-Elektroden die Feldeffektladungsträgerbeweglichkeit, das

ION/IOFF-Verhältnis und die Schwellenspannung erheblich beeinflusst. Die Kontaktqua-

lität kann durch die Reinigung der Halbleiteroberfläche in organischen Lösungsmitteln

verbessert werden. Transistoren mit Aluminium-Kontakten weisen gegenüber Titan- und

Gold-kontaktierten Bauelementen die besseren Parameter auf. Während die thermische

Behandlung von Zinkoxid-Nanopartikelschichten in Sauerstoffatmosphäre oberhalb von

173

Zusammenfassung und Ausblick

350◦

C eine Versinterung und damit eine Steigerung sowohl der Ladungsträgermobilität als

auch der Strommodulation und Schwellenspannung bewirkt, erbringt eine nachträgliche

Temperaturbehandlung der Bauelemente keinen Vorteil. Weiterhin konnte gezeigt werden,

dass die Feldeffektladungsträgerbeweglichkeit und die Schwellenspannung stark vom

elektrischen Feld im Kanal abhängig sind und diese Abhängigkeiten durch Anpassung der

Transistorgrundgleichungen mit hinreichender Genauigkeit abgebildet werden können.

Einzelpartikeltransistoren mit Zinkoxid-Nanopartikeln zeigen im Inverted Staggered-

Aufbau zwar wesentlich höhere Ladungsträgerbeweglichkeiten als vergleichbare Bau-

elemente in der Inverted Coplanar-Architektur, jedoch auch gleichzeitig für den

Schaltungsaufbau nicht geeignete Strommodulationen und Schwellenspannungen. Auch

bei den Einzelpartikelbauelementen mit Zinkoxid als Halbleiter handelt es sich um

n-Kanal-Transistoren.

Ein allgemeines Problem der Integration von Einzelpartikeltransistoren ist die reprodu-

zierbare Abscheidung von einzelnen Nanopartikeln in die nanoskaligen Zwischenräume

der Drain- und Source-Elektroden. Aufgrund der sich ändernden Dispersionseigenschaften

während des Abscheidungsprozesses im Schleuderbeschichtungsverfahren tritt sowohl eine

Agglomeration von Nanopartikeln als auch eine Anhaftung von Nanopartikeln an der

Substratoberfläche auf, wodurch die Abscheidung von Partikeln in die Zwischenräume

nicht stattfindet. Eine reproduzierbare Integration von Transistoren ist somit nicht

gegeben, so dass der Schaltungsaufbau mit Silizium-Nanopartikeln als Halbleiter nicht

möglich ist.

Für die Herstellung von integrierten Schaltungen sind Transistoren mit frei be-

schaltbaren Gate-Elektroden notwendig. Daher wurden Dünnfilmtransistoren mit

Zinkoxid-Nanopartikeln und freibeschaltbarer Gate-Elektrode auf oxidiertem Silizium-

substrat im Inverted Staggered- und Noninverted Staggered-Aufbau integriert, wobei

thermisch quervernetztes Poly(4-vinylphenol) als polymeres Gate-Dielektrikum eingesetzt

und untersucht wurde. Generell lassen sich in Inverted Staggered-Transistoren bessere

Transistorkennwerte beobachten, da aufgrund der schlüssigen elektrischen Kontakte die

Ladungsträgerinjektion an den Source-Elektroden nicht behindert wird. In beiden Fällen

wird eine Hysterese der Transistorcharakteristik beobachtet, die hauptsächlich auf die

Verwendung von Poly(4-vinylphenol) zurückzuführen ist.

Infolgedessen wurden Inverted Staggered-Dünnfilmtransistoren auf Glassubstrat in-

tegriert. Trotz der bekannten Problematik der nicht reproduzierbaren Abscheidung

einzelner Nanopartikel wurden aus Gründen der Vollständigkeit ebenfalls Einzelpartikel-

transistoren in der Inverted Coplanar- und Noninverted Staggered-Architektur analysiert.

Diese unterliegen den Dünnfilmtransistoren hinsichtlich der Transistorkennwerte jedoch

deutlich. Die Dünnfilmtransistoren zeigen mit einer Feldeffektladungsträgerbeweglichkeit

µFE ≈0,1 cm2(Vs)−1und einer Strommodulation ION/IOFF ≈106Parameterwerte, die für

die Integration von einfachen Grundschaltungen geeignet sind. Die integrierten Bauele-

mente weisen ebenfalls eine Hysterese der Transistoreingangscharakteristik mit negativen

Schwellenspannungen in Rückwärtsmessrichtung auf. Die Schwellenspannung kann nicht

durch den Austausch des als Gate-Elektrodenmaterial verwendeten Aluminiums durch

Gold beeinflusst werden. Wider Erwarten stellen sich hierbei eine Verringerung der

Schwellenspannung und ein Absinken der Strommodulation und Ladungsträgermobilität

174

Zusammenfassung und Ausblick

ein. Die maximale Temperatur zur Transistorintegration beträgt 200◦

C. Der Prozess ist

somit kompatibel zu geeigneten Kunststofffoliensubstraten.

Die Transmission im optisch sichtbaren Wellenlängenbereich wird aufgrund der Absorp-

tion des Glassubstrats auf 95% und darüber hinaus durch die Transistoren selbst auf ca.

50% reduziert, wobei hauptsächlich die intransparenten metallischen Strukturen für die

Absorption verantwortlich sind. Das Zinkoxid verursacht ein typisches Transmissionsmini-

mum im ultravioletten Spektralbereich.

Abschließend wurden erstmalig Inverterschaltungen mit Transistorlastelementen un-

ter Verwendung von Inverted Staggered-Dünnfilmtransistoren auf oxidiertem Silizium-

und Glassubstrat hergestellt. In beiden Fällen kann die Invertierung des Eingangssignals

erreicht werden. Die Hysterese der einzelnen Transistoren ist in den Transfercha-

rakteristiken der Inverterschaltungen erkennbar. Aufgrund der teilweise negativen

Schwellenspannungen sperrt der Schalttransistor nicht vollständig, wodurch negative

Eingangsspannungen zum Erreichen des maximalen Ausgangspegels benötigt werden. Mit

den vorgestellten Invertern konnten Verstärkungen bis zu v= 6 demonstriert werden.

Ausblick

Für die Weiterentwicklung elektronischer Schaltungen mit halbleitenden Nanopar-

tikeln bis hin zur kommerziellen Anwendung müssen sowohl primäre Aspekte wie

Ladungsträgerbeweglichkeit, Sperrverhalten, Leistungsaufnahme etc. als auch sekundäre

Problemstellungen wie Modellbildung, Zuverlässigkeit, Reproduzierbarkeit, Herstellungs-

kosten, Entsorgung etc. berücksichtigt bzw. verbessert werden.

In erster Linie gilt es, die Leistungsfähigkeit der einzelnen Transistoren und damit

auch der Schaltungen zu steigern. Hierzu ist die Erhöhung der Ladungsträgerbeweglich-

keit ein erster, interessanter und wichtigerAspekt, zu dem zahlreiche Ansätze existieren.

Neben der Senkung der Grenzflächenrauheit zur Verminderung von Streuereignissen ist

es von großem Interesse, die erzeugten Halbleiterschichten zu homogenisieren, d.h. ihre

Porosität zu verringern. Die möglichst einfach zu haltende, prozesstechnische Einbindung

einer Sol-Gel-Synthese innerhalb der Schichthohlräume (z.B. durch die Umsetzung von

Zinkacetat oder -nitrat) sowie deren Auswirkungen auf das elektrische Verhalten bleiben

ebenso wie die lokale Versinterung durch gezielten Energieeintrag, z.B. in Form von

Laserlicht, zu untersuchen. Sicherlich bleibt auch die Abscheidung aus der Nanopartikel-

dispersion derart zu optimieren, dass es möglich ist, geschlossene, möglichst dünne Lagen

(Mono- oder Doppellagen) der Nanopartikel zu erzeugen.

Ein zweiter und bisher weitestgehend vernachlässigter Aspekt ist die Qualität der

elektrischen Kontakte zum nanoskaligen Halbleitermaterial. Die Wichtigkeit der Kon-

takteigenschaften wurde im Rahmen dieser Arbeit aufgezeigt. Es müssen zukünftig

technologische Lösungen gefunden werden, einstellbare Schwellenspannungen und

Sperreigenschaften zu erreichen. Hierzu sind intensive Analysen der Grenzflächen mit

verschiedenen Materialkombinationen und möglicherweise auch gezielte chemische Modifi-

kationen notwendig.

175

Zusammenfassung und Ausblick

Darüber hinaus ist eine Anpassung flexibler Polymer- oder Komposit-Dielektrika auf

Zinkoxid-Nanopartikelschichten notwendig, so dass die bislang auftretende Hysterese

weitestgehend unterdrückt und gleichzeitig der Feldeffekt verstärkt wird.

Darüber hinausgehende Fragestellungen ergeben sich unmittelbar aus der weiteren

Entwicklung einer Basistechnologie. Interessante Punkte bestehen sicherlich in der Erfor-

schung von Umwelteinflüssen, die zur Degradation der Bauelemente führen, wie z.B. die

Wechselwirkung mit Gasen oder UV-Strahlung. Nicht zuletzt sollte im Hinblick auf eine

wirtschaftliche Anwendung bzw. Produktion die Integrationstechnik mit dem Übergang

auf Druckmethoden, insbesondere auf Rolle-zu-Rolle-Verfahren, weiterentwickelt werden.

176

Anhang A

Prozesstechnik

A.1 Konventionelle Lithografie- und

Strukturierungsverfahren

A.1.1 Optische Lithografie

Seit Beginn der integrierten Schaltungstechnologie werden feinste Strukturen durch opti-

sche Lithografie definiert. Das technologisch fortgeschrittenste Lithografieverfahren stellt

die Projektionslithografie dar. Dennoch ist die Auflösung Rletztendlich durch das Ray-

leigh-Kriterium begrenzt [ND00], nach dem zwei Lichtpunkte als aufgelöst gelten, wenn

der Abstand der beiden Hauptmaxima größer ist als der Abstand des ersten Beugungsmi-

nimums zum jeweiligen Hauptmaximum. Für die Auflösung gilt demnach

R=c1

NA0

(A.1)

mit der Konstanten c1, der Lichtwellenlänge λund der nummerischen Apertur NA0im

optischen Medium Luft (nλ≈1). Für moderne Lithografiesysteme liegt c1im Bereich von

0,4...0,6. Eng im Zusammenhang steht die Tiefenschärfe DoF (depth of focus), die durch

DoF =c2

NA02(A.2)

definiert ist, wobei c2wiederum eine spezifische Konstante ist und gewöhnlich im Bereich

des Wertes 1,0 liegt. Industrielle Belichtungssysteme beinhalten Lichtquellen mit einer

Wellenlänge von 193 nm; im Forschungsstadium befindet sich die Lichtquellentechnologie

mit einer Wellenlänge von 157 nm [Hill04].

Das Dilemma einer Auflösungsverbesserung durch Wellenlängenreduktion und gleichzeiti-

ger Verschlechterung der Tiefenschärfe lässt sich nur durch eine Veränderung der weiteren

Parameter beheben. Die Parameter c1und c2unterliegen keiner genauen Definition und

können als Qualitätswert des gesamten Belichtungssystems angesehen werden. Auflösungs-

oder tiefenschärfesteigernde Maßnahmen sind [ND00]:

•phasenschiebende Masken;

•maskenseitige Korrektur der Beugungseffekte;

•antireflektive Beschichtungen;

•Blendenfilter;

177

Anhang A Prozesstechnik

•nicht-axiale Lichtquellen;

•Fotolacktechnologie.

Eine Verbesserung der Projektionslithografie wird durch den Einsatz der Immersionsli-

thografie erreicht, bei der der Zwischenraum zwischen Linsensystem und Lackoberflä-

che mit einem optisch dichteren Medium als Luft gefüllt wird. Aufgrund seiner her-

vorragenden Eignung wird als Medium hochreines Wasser eingesetzt, welches sämtliche

Anforderungen (chemische Kompatibilität, Umweltfreundlichkeit, hoher Brechungsindex:

nλ,H2O= 1,41 @ 205 nm) erfüllt [WWL+96]. Unter Berücksichtigung des Brechungsindex

können die Gleichungen (A.1) und (A.2) jeweils durch

Rnλ=c1

nλλ

nλNA0

=c1

NA0

(A.3a)

DoFnλ=c2

nλ2λ

nλNA02=c2

nλλ

NA2

(A.3b)

ausgedrückt werden, da sowohl die Wellenlänge als auch die nummerische Apertur um den

Faktor 1/nλreduziert werden [DN08]. Wie anhand der Gleichungen (A.3a) und (A.3b)

zu erkennen ist, wird die Tiefenschärfe vergrößert, während die erreichbare Auflösung

konstant bleibt. Anders ausgedrückt, lässt sich die Wellenlänge und damit die minimale

Strukturgröße bei gleichbleibender Tiefenschärfe verkleinern.

Die Projektionslithografie stellt zwar eine Möglichkeit zur Nanostrukturierung bis zu ca.

32 nm Linienweite dar. Sie lässt sich aber aufgrund des enormen finanziellen Aufwands

nur für Großserien und Hochleistungsanwendungen (z.B. Produktion von CPU) einsetzen,

die diesen Aufwand rechtfertigen [ALL+08,Inte09,ND00]. Insbesondere für die Forschung

stehen die fortschrittlichen Projektionslithografieverfahren äußerst eingeschränkt zur Ver-

fügung.

A.1.2 EUV-Lithografie

Eine Reduktion der Wellenlänge führt zur EUV-Lithografie1. Die interessierenden Wellen-

längen im EUV-Bereich liegen zwischen 13 und 14 nm [WA05]. Bereits in bestehenden

optischen Lithopgraphiesystemen mit Wellenlängen von 193 nm (DUV2) neigen die refrak-

tiven Optiken zu Absorption [RC97]. Für die DUV-Lithografie sind die Absorptionsgrade

tolerabel, da hinreichend emissionsstarke Lichtquellen verfügbar sind. Im EUV-Spektrum

jedoch sind die Dämpfungen zu stark ausgeprägt. Daher sind reflektive optische Systeme

notwendig, um die gewünschten Strukturen in die Lackschichten zu übertragen. Vielver-

sprechend sind in dieser Hinsicht Vielschicht-Spiegel (Multilayer-Spiegel), bestehend aus

Silizium-Molybdän-Filmen, um den Strahlengang des Lichts zu lenken und zu formen.

Die Reflektivität von 70% eines einzelnen Spiegels erscheint ausreichend. Dies bedeutet,

dass bei einem System aus sieben Spiegeln, eine Restintensität von 8% das optische Sy-

stem verlassen. Ebenso wie die Strahlformung und -lenkung müssen reflektive Masken zur

Strukturdefinition zur Verfügung stehen. Diese lassen sich mittels Bragg-Reflektoren und

1Extreme Ultraviolet

2Deep Ultraviolet

178

A.1 Konventionelle Lithografie- und Strukturierungsverfahren

entsprechende Absorberstrukturen auf der Oberfläche realisieren [Fahr03]. Den größten ent-

wicklungstechnischen Aufwand erfordert jedoch die Bereitstellung geeigneter Lichtquellen.

Unter der Annahme einer Benutzung von Fotolacken mit einer Sensitivität von 5mJ/cm2,

werden Lichtquellen mit mindestens 115 W im Zwischenfokus bei 2% Bandbreite benö-

tigt. Bei einem Fotolack mit einer Sensitivität von 10 mJ/cm2sind es bereits Leistungen

größer als 180 W. Als vielversprechende Strahlungsquellen gelten derzeit Gasentladungs-

strahlungsquellen und lasergenerierte Plasmaquellen, wobei die erzeugten maximalen Aus-

gangsleistungen im Jahre 2007 mit lediglich 62W bzw. 50W angegeben wurden [WK07].

Technisch ausgereifte Lösungen für die Erzeugung von Strukturen kleiner als 30nm stehen

derzeit nicht zur Verfügung [ITRS09].

A.1.3 Röntgenstrahllithografie

Die Röntgenstrahllithografie wurde erstmals Anfang der siebziger Jahre des letzten Jahr-

hunderts zur Lackbelichtung vorgeschlagen [Fede70]. Aufgrund einer sehr geringen Wel-

lenlänge der verwendeten Strahlung (λ≈1 nm) werden wellenlängenabhängige Beugungs-

effekte vermieden [SS72]. Da die Absorption von Röntgenstrahlung in Materie generell

höher ist als von ultraviolettem Licht und von der Ordnungszahl Zdes jeweiligen Materi-

als abhängt (∼Z3), sind dünne Masken mit einer Dicke von ca. 1...2µm erforderlich. Zu

Beginn der Forschung auf dem Gebiet der Röntgenstrahllithografie wurden Masken aus

Materialien mit niedrigen Ordnungszahlen (z.B. Beryllium, Magnesium, Silizium, Alumi-

nium oder auch organische Polymere) eingesetzt. Die Absorberstrukturen bestanden hin-

gegen aus hochabsorbierenden Materialien, wie Gold, Iridium, Platin oder Kupfer [SS72].

Hierdurch konnten Kontrastverhältnisse von ca. 10:1 erreicht werden [Fahr03]. Später wur-

de Siliziumkarbid (SiC) eingesetzt, welches einen größeren Elastizitätsmodul und höhe-

re Strahlungsfestigkeit aufweist [Acos91,IHKM91,SCR+93]. Als Absorber stellen derzeit

Ta4B, TaSi, TaGe, TaReGe, pures Tantal oder auch Wolfram-Titan-Legierungen als einzi-

ge Nicht-Tantal-Verbindungen die Materialien der Wahl dar [ND00].

Eines der beiden größten Probleme besteht in der Stabilität der Masken, die sich durch

die Strahlungsabsorbtion erhitzen und somit zu einer verzerrten Abbildung führen. Zusätz-

lich kann trotz Abstandsbelichtung eine Kontamination auftreten [CPC+96]. Das zweite

Problem der Röntgenstrahllithografie ist die Strahlungsquelle. Anfänglich wurde die Strah-

lung in Punktquellen durch hochenergetischen Elektronenbeschuss einer Elektrode erzeugt.

Diese Quellen weisen jedoch die Nachteile auf, dass sich die Quellen während des Be-

triebs extrem stark aufheizen und kein paralleler Strahlengang vorhanden ist, wodurch

eine technisch aufwändige Kühlung bzw. ein Kollimator erforderlich wird. Alternativ wer-

den lasergepumpte Plasmaquellen oder in Speicherringen erzeugte Synchrotronstrahlung

eingesetzt. Derzeit weist jedoch keine der erprobten Plasmaquellen eine ausreichende Aus-

gangsleistung oder Zuverlässigkeit auf. Die Synchrotronstrahlung ist beim Verlassen des

Speicherrings mit einem Öffnungswinkel von ca. 1 mrad zwar nahezu parallel ausgerichtet,

ist aber in der Erzeugung durch den notwendigen Betrieb eines kostenintensiven Synchro-

tronspeicherringsystems aufwendig [ND00].

Die kleinsten Strukturen, die mit Hilfe der Röntgenstrahllithografie hergestellt werden

können, liegen im Bereich von 33...70 nm [ND00,Fahr03].

Trotz aller Bemühungen, die Röntgenstrahllithografie für die industrielle Anwendung zu

179

Anhang A Prozesstechnik

qualifizieren, wurde diese im Jahre 2007 durch die Einführung der 45 nm-Technologie und

spätestens 2009 durch die 32 nm-Technologie bei Intel für die Industrie uninteressant [In-

te09,ALL+08,BCGM07].

A.1.4 Elektronenstrahllithografie

Die Elektronenstrahllithografie, bei der die strahlungsempfindlichen Lacke nicht durch Pho-

tonen, sondern durch Elektronen chemisch verändert werden, ermöglicht die reproduzier-

bare Definition feinster Strukturen mit Abmessungen unter 15 nm [ND00]. Die Auflösung

wird nicht wie bei der optischen Lithografie durch die Beugung der Elektronen, sondern

durch den Strahldurchmesser, der größer als 1,28 nm ist, und Elektronenstreuung im Lack

begrenzt [ND00,WA05]. Die Funktionsweise ähnelt der eines Rasterelektronenmikroskops,

wobei eine Hell-Dunkel-Tastung den Elektronenstrahl an- und abschaltet. Unabhängig da-

von, ob die Elektronenstrahlschreiber die Lackoberfläche punktweise abrastern oder die

Lacke im Vektorverfahren belichten, handelt es sich um ein serielles und damit zeitauf-

wendiges Verfahren. Die Produktionskosten für integrierte Schaltungen liegen demnach

immens hoch, so dass diese Lithografietechnologie noch nicht für den Massenmarkt geeig-

net ist. Für Anwendungen, bei denen Kosten als eher zweitrangig einzustufen sind (z.B.

Spezialanwendungen, Forschung etc.), stellt die Elektronenstrahllithografie jedoch eine

gute Möglichkeit dar, kleinste Strukturen zu erzeugen. Weiterhin werden Elektronstrahl-

schreiber standardmäßig in der Maskenherstellung für die optische Lithografie eingesetzt.

A.1.5 Nanoimprint-Lithografie

Unter Nanoimprint-Lithografie (NIL) wird die Abformung von Strukturen in eine

monomere, polymere oder goldene Maskenschicht mittels eines Stempels verstanden.

Die Nanoimprint-Techniken können prinzipiell in drei Hauptklassen unterteilt wer-

den [Nalw02].

Bei der Heißpräge-Lithografie (engl. Hot-embossing lithography) wird eine polyme-

re Maskenschicht, die zum Beispiel aus PMMA3besteht, aufgeheizt. Ist mindestens die

Glasübergangstemperatur des Polymers erreicht, wird der Stempel, der die Strukturen in

negativer Form enthält, mit einem Druck von 40...130 bar in das Polymer hineingedrückt

und das Polymer wird wieder herabgekühlt, so dass eine Verfestigung einsetzt. Nach

dem Abheben des Stempels verbleiben die Strukturen in positiver Form im Polymer.

Die dünne Polymerschicht unter den erhabenen Strukturen des Stempels, die durch die

Abformung nicht vollständig verdrängt wird, muss in einem anschließenden anisotropen

RIE-Ätzprozess entfernt werden. Die erforderlichen Stempel können mittels herkömmli-

cher Silizium-Technologie hergestellt werden.

In der UV-basierten Nanoimprint-Lithografie werden anstatt der polymeren Mas-

kenmaterialien monomere Acrylat- oder Epoxid-Materialsysteme eingesetzt. Da diese

bereits bei Raumtemperatur verformbar sind, kann der Stempel ohne ein Aufheizen der

3Polymethylmethacrylat

180

A.2 Nanostrukturierung: Alternative Materialien der Opferschicht

Maske angepresst werden. Eine permanente Abformung wird durch eine Bestrahlung

mit UV-Licht erreicht, so dass diese Technik transparente Stempel (z.B. Quarzglas)

erforderlich macht. Vorteile sind kurze Prozesszeiten, die durch die Vermeidung der

Aufheiz- und Abkühlvorgänge erreicht werden, und die stark reduzierten Anspressdrücke

im Bereich von 40 mbar...1 bar [WA05,BOH+00].

Die dritte Technik, das sogenannte Microcontact-Printing, basiert auf der selbsttätigen,

einlagigen Anordnung von Alkanthiol-Molekülen auf Gold, welches als Maskenmaterial

dient. Die Alkanthiole können über einen flexiblen, strukturierten PDMS4-Stempel auf

die Goldschicht übertragen werden, aus der anschließend die freiliegenden Bereiche

in einem Nassätzprozess herausgelöst werden. Durch die Verwendung des flexiblen

Stempelmaterials können auch unebene Oberflächen strukturiert werden [Nalw02].

Die Nanoimprint-Lithografie ist von ihrer Natur aus ein paralleles Verfahren zu Er-

zeugung von nanoskaligen Strukturen. Da hohe Anforderungen an den Abformvorgang

gestellt werden, sind die Stempel auf Größen von 50 ×50 mm2begrenzt, jedoch ohne

Defektprobleme, wie sie von der herkömmlichen Lithografie bekannt sind [CK96]. Für

flexible Substrate lassen sich Strukturen mittels NIL sogar im Rolle-zu-Rolle-Verfahren

herstellen [SSW+09]. Als minimale Dimensionen wurden bereits 15 nm breite Gräben

mit Abständen von 60 nm [CK97] und 6 nm Löcher mit Abständen von 65 nm [CKZ+97]

demonstriert. Wird vorausgesetzt, dass Stempel mit entsprechender Haltbarkeit eingesetzt

werden, stellen die Nanoimprint-Verfahren ein angemessenes Verfahren zur Definition

feinster Strukturen dar.

A.2 Nanostrukturierung: Alternative Materialien der

Opferschicht

Siliziumdioxid / Siliziumnitrid

Sowohl Siliziumdioxid als auch Siliziumnitrid lassen sich in der Kantenabscheidetech-

nik als Opferschichten einsetzen. Dabei ist es vorteilhaft, das jeweils andere Material

als Strukturschicht zu benutzen. Die Abscheidung von SiO2und Si3N4im LPCVD-

Verfahren zeichnet sich durch eine gute Homogenität und Konformität aus, so dass eine

gleichmäßige Herstellung der Nanostrukturen möglich ist [Hill04, Hors99, ND00]. Die

Abscheideparameter für SiO2und Si3N4sind in Tabelle A.1 aufgeführt. Eine anisotrope

Ätzung von Siliziumdioxid und Siliziumnitrid kann im RIE-Verfahren mit den Parametern

aus Tabelle 3.1 erreicht werden. Zu beachten ist allerdings die geringe Selektivität der

Prozesse. Daher muss die Rückätzung der Strukturschicht möglichst genau erfolgen. Es

zeigte sich, dass die Stabilität der Spacer so hoch ist, dass eine Opferschichtentfernung

mittels nasschemischer Ätzverfahren durchgeführt werden kann, ohne eine Zerstörung der

Spacer herbeizuführen. Optimale Ergebnisse lieferte die Opferschichtentfernung von Silizi-

umdioxid mittels gepufferter Flusssäure und einer Siliziumnitrid-Strukturschicht [Hors99].

4Polydimethylsiloxan

181

Anhang A Prozesstechnik

Tabelle A.1: Prozessparameter für die LPCVD-Abscheidung von SiO2und Si3N4

Prozessparameter Siliziumdioxid (SiO2) Siliziumnitrid (Si3N4)

Quelle Tetraethylorthosilikat

(TEOS)

Ammoniak, Triethylsilan

(TES)

Gasflüsse Vakuumentnahme aus der

Dampfphase

15,3 sccm NH3, 98% TES

(bei 50 sccm N2-Nennfluss

des Massflow-Controllers)

Druck 0,3 mbar 0,4 mbar

Temperatur 725◦C 750◦C

Abscheiderate ca. 5,9 nm/min ca. 0,7 nm/min

Die erreichbaren Strukturgrößen der Linienstrukturen liegen mit 25 nm deutlich unterhalb

der derzeitigen Auflösung der optischen Projektionslithografie. Dennoch ist die Prozessie-

rung mit der genannten Materialkombination für die Integration auf Kunststoffsubstraten

ungeeignet, da die Prozessbedingungen mit Temperaturen oberhalb von 700◦C weit außer-

halb der zulässigen Werte für Kunststoffe liegen. Es ist demnach nur eine Prozessierung

auf Siliziumsubstraten möglich. Glassubstrate sind ebenfalls nicht geeignet, da selbst spe-

zielle Glassubstrate für die Halbleiterindustrie eine Glasübergangstemperatur im Bereich

von 525 −715◦C besitzen bzw. in diesem Temperaturbereich erweichen und sich somit

während des Abscheidungsprozesses verformen würden [Bor09,AF409,AF309,Cor10].

Aufgrund der thermischen Eigenschaften wird auf den Einsatz dieser Materialkom-

bination zur Nanostrukturierung durch Kantenabscheidung verzichtet.

Aluminium

Da sich Aluminium im RIE-Verfahren mit steilen Flanken ätzen lässt, kann dieses prinzi-

piell auch als Opferschicht eingesetzt werden. Vorteilhaft ist zudem, dass sich Aluminium

hervorragend durch Elektronenstrahl-Verdampfung im Hochvakuum abscheiden lässt. Es

ist somit für alle temperaturempfindlichen Substrate geeignet, da die Wärmestrahlung

des Quelltargets während der Bedampfung relativ gering ist.

Um Aluminium im Trockenätzverfahren zu strukturieren, werden chlor-, brom- und

iodhaltige Ätzmedien benötigt, mit denen Aluminium eine flüchtige Verbindung eingeht.

Besonders bevorzugt werden chlorhaltige Verbindungen [Köhl99], da das Reaktionspro-

dukt AlCl3einen Dampfdruck von 1 hPa bei 20◦C besitzt [AlC08] und somit unterhalb

eines Drucks von ca. 75mTorr gasförmig ist. Für höhere Prozesstemperaturen ist der

Dampfdruck entsprechend der allgemeinen Gasgleichung höher. Nachteilig ist jedoch die

Eigenschaft von Aluminiumtrichlorid, als Katalysator bei Polymerisationsreaktionen zu

wirken [Mich06]. Hierdurch entstehen insbesondere aus dem Fotolack hartnäckige Poly-

merreste, die nachträglich nur sehr schwer zu entfernen sind. Diese treten hauptsächlich

182

A.2 Nanostrukturierung: Alternative Materialien der Opferschicht

Tabelle A.2: Prozessparameter für die RIE-Ätzung von Aluminium

Prozessparameter Wert

Gasfluss SiCl428 sccm

Gasfluss Cl23 sccm

Druck 60 mTorr

HF-Leistungsdichte 0,41 W/cm2

Elektrodentemperatur 20◦C

Elektrode Graphit

Kammerwandtemperatur 40◦C

Ätzrate 80 nm/min

an Lackkanten in Linienform [siehe Abbildung 1.1], aber auch auf anderen Flächen - un-

abhängig von einer vorherigen Lackbedeckung - auf. Quelle für die Polymerablagerungen

ist der Kohlenstoff des Fotolacks und der Graphitelektrode. Die Aluminiumschicht wird

mit den Prozessparametern in Tabelle A.2 im SiCl4/Cl2-Plasma geätzt.

Die Polymerreste lassen sich zwar mit dem Polymerrestentferner EKC 265 der

Fa. DuPont EKC Technology entfernen [EKC03], doch werden durch die enthalte-

nen Prozesschemikalien auch die Aluminiumschichten angegriffen und diese damit für eine

Verwendung als Opferschicht unbrauchbar. Wie in Abbildung 1.1b zu erkennen ist, ist die

Al-Schicht nach der Behandlung sehr porös; die Strukturkante ist nicht mehr scharf defi-

niert. Ebenso wird der Untergrund (Silizium) angegriffen. Wird der Prozess fortgeführt,

ergeben sich stark wellige Nanolinien mit teilweisen Unterbrechungen [siehe Abbildung 1.2].

Daneben befinden sich Rückstände des Spacer-Schicht-Siliziumdioxids.

Polymerlinie

Polymerablagerungen

(a) (b)

Abbildung 1.1: REM-Aufnahme von beeinträchtigten Al-Strukturen. (a) nach Ätzung im

SiCl4/Cl2-RIE-Plasma, (b) nach der Behandlung in EKC 265

183

Anhang A Prozesstechnik

Nanolinie

Abbildung 1.2: REM-Aufnahme einer Nanolinien-Struktur, abgeschieden an einer

Aluminium-Opferschicht. Der Verlauf der Linie ist stark wellig und weist

Unterbrechungen auf.

Eine Verwendung von Aluminium als Opferschicht kommt wegen der vorgenannten Gründe

und schlechten Reproduzierbarkeit nicht in Betracht.

184

Anhang B

Finite-Elemente-Simulation

Viele der in Abschnitt 2.3 getroffenen Annahmen zur Herleitung der Transistorgrundglei-

chungen gelten nur eingeschränkt. Insbesondere lassen sie sich nicht einhalten, wenn der

Aufbau eines Einzelpartikeltransistors gewählt wird1. Da eine analytische Formulierung der

Transistorgleichungen unter diesem Umstand nur sehr schwierig möglich ist, wurden ver-

einfachte Einzelpartikeltransistoren mittels der Finite-Elemente-Methode (FEM) simuliert.

Die FE-Methode bietet sich an, da das Verhalten komplexer Systeme durch eine örtliche

Diskretisierung in effizienter Weise nummerisch approximiert werden kann. Ausgereifte

Simulationsumgebungen sind kommerziell erhältlich, so dass eine vertiefte Einarbeitung

in die Finite-Elemente-Methode nicht notwendig ist und die FE-Simulation als Werkzeug

zur Bauelementanalyse dient.

B.1 Simulationsumgebung

Im Rahmen dieser Arbeit wurde das kommerzielle Technologiesimulator-Paket

ISE TCAD Release 10.0 der Firma ISE Integrated Systems Engineering AG

(heute Synopsys, Inc.) eingesetzt. Aufgrund der speziellen Auslegung des Pakets auf

die Simulation von Prozessen der Halbleitertechnologie und vom physikalischen Verhalten

elektronischer Bauelemente und Systeme [Inte04], wird es im Rahmen dieser Arbeit zur

Nachbildung von Integrationsprozessen und der Simulation der elektrischen Charakteristik

von Dünnfilmtransistoren mit dem Halbleiter Silizium verwendet. Folgende Programmkom-

ponenten wurden verwendet:

•FLOOPS zur Prozesssimulation;

•DEVISE zur Erzeugung von Bauelementgeometrien;

•MESH zur automatisierten Erzeugung eines FEM-Gitters;

•DESSIS zur Simulation der physikalischen Eigenschaften.

1Die Geometrieverhältnisse im EPT bewirken, dass das longitudinale elektrische Feld zwischen der

Drain- und Source-Elektrode gegenüber dem vom Gate ausgehenden transversalen Feld nicht vernachläs-

sigbar ist. Im unmittelbaren Zusammenhang hiermit steht auch der Transport von Ladungsträgern an den

Metall-Halbleiter-Kontakten. Zum Einen kann ein Ladungsträgertransport in Rückwärtsrichtung nicht ver-

mieden werden, zum Anderen ist den Kontakteigenschaften und ihrer Abhängigkeit von VGS und VDS auch

in Vorwärtsrichtung eine große Bedeutung beizumessen. Weiterhin kann nicht angenommen werden, dass

der Halbleiter unendlich ausgedehnt ist, sondern aus vielen einzelnen Nanopartikeln zusammengesetzt ist.

185

Anhang B Finite-Elemente-Simulation

Eine vertiefende Betrachtung der physikalischen und mathematischen Methoden wird

im Rahmen dieser Arbeit nicht vorgenommen. Hierzu wird für allgemeine Aspekte der

FEM-Methode beispielsweise auf [HBT95, ZTZ05, MG02] und für die Verwendung in

ISE TCAD 10.0 auf [Inte04,BRF83] verwiesen.

B.2 DESSIS-Quellcode

Folgend sind in Quellcode B.1 die Steuerbefehle für die DESSIS-Simulation des Tran-

sistors im Abschnitt 4.2.2 aufgeführt. Bezüglich der Bedeutung der Steuerbefehle und

Schalter wird auf das detaillierte Software-Handbuch in [Inte04] verwiesen.

Quellcode B.1: DESSIS-Quellcode zur Simulation des elektrischen Verhaltens eines nano-

skaligen Dünnfilm-Transistors

E l e c t r o d e {// D e f i n i t i o n der El e kt r od e n und Randbedingungen

{ Name = " Dra in " V ol tage=0 M a t e r i a l="Aluminum "}

{ Name = " Source " V olta ge=0 M a t e r i a l="Aluminum "}

{ Name = " Gate " V ol ta ge=0 M a t e r i a l="Aluminum "}

}

F i l e {// D e f i n i t i o n der Ein−und Aus gabeda tei en

Grid = " @grid@ "

Doping = " @doping@ "

Current = " @plot@ "

Plot = "@dat@"

Output = " @log@ "

Parameter = " @parameter@ "

}

Physics {// Auswahl der zu b e r ü c k s i c h t i g e n d e n

Hydrodynamic // p h y s i k a l i s c h e n Modelle

Recombination ( SRH

eAvalanche ( C arri erTempD rive )

hAvalanche ( Carr i erT empDrive )

)

M o b i l i ty (

H i g h f i e l d s a t u r a t i o n

Enormal

)

E f f e c t i v e I n t r i n s i c D e n s i t y ( oldSlotboom )

}

Plot {// Auswahl de r zu s i m u l i e r e n d e n Größen

e D e n s i ty h D ens i ty

eCurrent hCurrent

E l e c t r i c F i e l d e E p a r a l l e l eEnormal

eQuasiFermi hQuasiFermi

P o t e n t i a l SpaceCharge

SRH Auger

Av alancheGeneration

e M o b i l i t y h M ob i l i t y

D ono rC on cen tr at io n A c c e pt o r C o n ce n t r a ti o n

e V e l o c i t y h V e l oc i t y

ConductionBand ValenceBand

BandGap

}

186

B.2 DESSIS-Quellcode

Math {// Parameter z ur Steuerung der Approximation

R e l E r r C o n t r o l

D i g i t s =5

ErRef ( e l e c t r o n )=1. e10

ErRef ( h o l e )=1. e10

Notdamped=50

I t e r a t i o n s =100

N e w d i s c r e t i z a t i o n

}

Solve {// nummerische Lösung der gegebenen Glei chungen

Coupled ( I t e r a t i o n s =100 ) { Pois s on }

Coupled { Poi ss on E l e c t r o n Hole }

Q u a s i s t a t i o n a r y ( I n i t i a l S t e p =1e−1 Minstep=1e−9 MaxStep =0.05

increment =1.2 Goal {Name="Drain " V oltage=@Vds@}

) {

Coupled { P oiss on E l e c t r o n Hole }

}

Q u a s i s t a t i o n a r y ( I n i t i a l S t e p =1e−1 Minstep=1e−9 MaxStep =0.05

increment =1.2 Goal {Name="Gate " Voltage=−5}

) {

Coupled { P oiss on E l e c t r o n Hole }

}

ne wCur r e ntFile=""

Q u a s i s t a t i o n a r y ( I n i t i a l S t e p =1e−3 Minstep=1e−9 MaxStep =0.01

increment =1.5 Goal {Name="Gate " Voltage=@Vg@}

) {

Coupled { P oiss on E l e c t r o n Hole }

}

187

Anhang B Finite-Elemente-Simulation

188

Literaturverzeichnis

[Acos91] E. R. Acosta: X-ray mask distortion due to radiation damage. Microelectro-

nic Engineering 13(1-4), S. 259–262, 1991.

[AF309] Produktinformation AF 32™Dünnglas. SCHOTT Technical Glass Solutions

GmbH, Jena, Deutschland, 2009.

[AF409] Produktfinformation AF 45™Dünnglas. SCHOTT Technical Glass Solutions

GmbH, Jena, Deutschland, 2009.

[AJS08] T. Antesberger,C. Jaeger,M. Stutzmann: Ultra-thin polycrystalli-

ne Si layers on glass prepared by aluminum-induced layer exchange: Amor-

phous and Nanocrystalline Semiconductors. Journal of Non-Crystalline Solids

354(19-25), S. 2324–2328, 2008.

[AJSS07] T. Antesberger,C. Jaeger,M. Scholz,M. Stutzmann: Structural

and electronic properties of ultrathin polycrystalline Si layers on glass pre-

pared by aluminum-induced layer exchange. Applied Physics Letters 91(20),

S. 201909–3, 2007.

[AlC08] Sicherheitsdatenblatt Aluminiumtrichlorid (AlCl3). Merck Schuchardt OHG,

Hohenbrunn, Deutschland, 2008.

[ALL+08] F. Arnaud,J. Liu,M. Y. Lee,Y. K. Lim,S. Kohler,J. Chen,K. B.

Moon,W. C. Lai,M. Lipinski,L. Sang,F. Guarin,C. Hobbs,P. Fer-

reira,K. Ohuchi,J. Li,H. Zhuang,P. Mora,Q. Zhang,R. D. Nair,

H. D. Lee,K. K. Chan,S. Satadru,S. Yang,J. Koshy,W. Hayter,

M. Zaleski,V. D. Coolbaugh,W. H. Kim,C. Y. Ee,J. Sudijono,

A. Thean,M. Sherony,S. Samavedam,M. Khare,C. Goldberg,

A. Steegen: 32 nm general purpose bulk CMOS technology for high per-

formance applications at low voltage. IEEE International Electron Devices

Meeting (IEDM) S. 1–4, 2008.

[Aror07] N. Arora:MOSFET modeling for VLSI simulation: Theory and practice.

World Scientific, New Jersey, 2007.

[AZ500] Product Data Sheet AZ 5214 E, Image Reversal Photoresist. Clariant GmbH,

Wiesbaden, Deutschland, 2000.

189

Literaturverzeichnis

[AZM05] Product Data Sheet AZ MiR 701, Photoresist. Clariant GmbH, Wiesbaden,

Deutschland, 2005.

[BB85] H. Böttger,V. V. Bryksin:Hopping conduction in solids. VCH, Wein-

heim, 1985.

[BB09] A. Bera,D. Basak: Role of defects in the anomalous photoconductivity in

ZnO nanowires. Applied Physics Letters 94(16), S. 163119–3, 2009.

[BCGM07] M. T. Bohr,R. S. Chau,T. Ghani,K. Mistry: The High-k Solution.

IEEE Spectrum 44(10), S. 29–35, 2007.

[BCMK95] M. Ben-Chorin,F. Moller,F. Koch: Band alignment and carrier in-

jection at the porous-silicon–crystalline-silicon interface. Journal of Applied

Physics 77(9), S. 4482–4488, 1995.

[Bec08] Product Data Sheet Bectron PL 4122-E BLF. ELANTAS Beck GmbH, Ham-

burg, Deutschland, 2008.

[BGD+07] A. Bapat,M. Gatti,Y. Ding,S. A. Campbell,U. Kortshagen: A

plasma process for the synthesis of cubic-shaped silicon nanocrystals for nano-

electronic devices. Journal of Physics D: Applied Physics 40(8), S. 2247–2257,

2007.

[BH06] D. T. Britton,M. Haerting: Printed nanoparticulate composites for si-

licon thick-film electronics. Pure and Applied Chemistry 78(9), S. 1723–1739,

2006.

[Blei08] G. Bleidießel: Kantensteilheit und Kantenprofile von Fotolacken: fern-

mündliche Gesprächsnotiz. Dezember 2008.

[BNMH09] S. Bubel,D. Nikolova,N. Mechau,H. Hahn: Influence of stabilizers in

ZnO nanodispersions on field-effect transistor device performance. Journal of

Applied Physics 105(6), S. 064514, 2009.

[BOH+00] M. Bender,M. Otto,B. Hadam,B. Vratzov,B. Spangenberg,

H. Kurz: Fabrication of nanostructures using a UV-based imprint technique.

Microelectronic Engineering 53(1-4), S. 233–236, 2000.

[Bor09] Produktinformation Borofloat®33. SCHOTT Technical Glass Solutions

GmbH, Jena, Deutschland, 2009.

[BPK+08] C. Bock,V. D. Pham,U. Kunze,D. Käfer,G. Witte,C. Wöll:

Influence of contact metals on the performance and morphology of pentacene

bottom-contact field-effect transistors. Physica E: Low-dimensional Systems

and Nanostructures 40(6), S. 2107–2109, 2008.

[BRF83] E. R. Bank,J. D. Rose,W. Fichtner: Numerical methods for semi-

conductor device simulation. IEEE Transactions on Electron Devices 30(9),

S. 1031–1041, 1983.

190

Literaturverzeichnis

[BSWK97] A. Burr,A. Seraphin,E. Werwa,K. D. T. Kolenbrander: Carri-

er transport in thin films of silicon nanoparticles. Physical Review B 56(8),

S. 4818–4824, 1997.

[Bube09] S. Bubel:Feldeffekttransistoren aus nanopartikulärem Zinkoxid. Dissertation,

Universität Darmstadt, Deutschland, 2009.

[BW01] N. Barsan,U. Weimar: Conduction Model of Metal Oxide Gas Sensors.

Journal of Electroceramics 7(3), S. 143–167, 2001.

[BW03] N. Barsan,U. Weimar: Understanding the fundamental principles of metal

oxide based gas sensors; the example of CO sensing with SnO2sensors in the

presence of humidity. Journal of Physics: Condensed Matter 15(20), S. R813,

2003.

[Carl95] B. Carlowitz:Kunststoff-Tabellen. 4. Auflage, Hanser Verlag, München,

Deutschland, 1995.

[CCDN+09] C. M. Carotta,A. Cervi,V. Di Natale,S. Gherardi,A. Giberti,

V. Guidi,D. Puzzovio,B. Vendemiati,G. Martinelli,M. Sacerdoti,

D. Calestani,A. Zappettini,M. Zha,L. Zanotti: ZnO gas sensors: A

comparison between nanoparticles and nanotetrapods-based thick films. Sen-

sors and Actuators B: Chemical 137(1), S. 164–169, 2009.

[CDD+95] C. Courteille,J. L. Dorier,J. Dutta,C. Hollenstein,A. A. How-

ling,T. Stoto: Visible photoluminescence from hydrogenated silicon partic-

les suspended in a silane plasma. Journal of Applied Physics 78(1), S. 61–66,

1995.

[CFH+04] J. B. Coppa,C. C. Fulton,J. P. Hartlieb,F. R. Davis,J. B. Rodri-

guez,J. B. Shields,J. R. Nemanich: In situ cleaning and characterization

of oxygen- and zinc-terminated, n-type, ZnO{0001} surfaces. Journal of App-

lied Physics 95(10), S. 5856–5864, 2004.

[CGL01] E. W. Carlos,R. E. Glaser,C. D. Look: Magnetic resonance studies

of ZnO. Physica B: Condensed Matter 308-310, S. 976–979, 2001.

[CK96] S. Y. Chou,P. R. Krauss: Imprint lithography with 25-nanometer resolu-

tion. Science 272(5258), S. 85, 1996.

[CK97] S. Y. Chou,P. R. Krauss: Imprint lithography with sub-10nm feature

size and high throughput: Micro- and Nano- Engineering 96. Microelectronic

Engineering 35(1-4), S. 237–240, 1997.

[CKL09] S. Choi,J. Kim,H. H. Lee: Deep-UV Curing of Poly(4-Vinyl Phenol) Gate

Dielectric for Hysteresis-Free Organic Thin-Film Transistors. IEEE Electron

Device Letters 30(5), S. 454–456, 2009.

191

Literaturverzeichnis

[CKZ+97] S. Y. Chou,P. R. Krauss,W. Zhang,L. Guo,L. Zhuang: Sub-10nm

imprint lithography and applications. Journal of Vacuum Science & Techno-

logy B 15(6), S. 2897–2904, 1997.

[CLN+09] J. S. Chung,P. J. Leonard,I. Nettleship,K. J. Lee,Y. Soong,V. D.

Martello,K. M. Chyu: Characterization of ZnO nanoparticle suspension

in water: Effectiveness of ultrasonic dispersion. Powder Technology 194(1-2),

S. 75–80, 2009.

[CLR+00] E. L. Calvet,H. Luebben,A. M. Reed,C. Wang,P. J. Snyder,

R. J. Tucker: Subthreshold and scaling of PtSi Schottky barrier MOSFETs.

Superlattices and Microstructures 28(5-6), S. 501–506, 2000.

[CLR+02] E. L. Calvet,H. Luebben,A. M. Reed,C. Wang,P. J. Snyder,

R. J. Tucker: Suppression of leakage current in Schottky barrier metal–

oxide–semiconductor field-effect transistors. Journal of Applied Physics 91(2),

S. 757–759, 2002.

[CMRN03] F. P. Carcia,S. R. McLean,H. M. Reilly,G. Nunes: Transparent ZnO

thin-film transistor fabricated by rf magnetron sputtering. Applied Physics

Letters 82(7), S. 1117–1119, 2003.

[CNHL99] S. Chakraborty,K. Nemoto,K. Hara,P. T. Lai: Moisture sensitive

field effect transistors using SiO2/Si3N4/Al2O3gate structure. Smart Materials

and Structures 8(2), S. 274, 1999.

[Cor10] Datenblatt Corning®1737. Corning, Inc., Corning, USA, 2010.

[CPC+96] C. Capasso,A. Pomerene,W. Chu,J. Leavey,A. Lamberti,S. Hec-

tor,J. Oberschmidt,V. Pol: X-ray induced mask contamination and

particulate monitoring in x-ray steppers. Journal of Vacuum Science & Tech-

nology B: Microelectronics and Nanometer Structures 14(6), 1996.

[CS73] C. Y. Cheng,A. E. Sullivan: On the role of scattering by surface roughness

in silicon inversion layers. Surface Science 34(3), S. 717–731, 1973.

[CS06] B. M. R. Cross,M. M. Souza: Investigating the stability of zinc oxide thin

film transistors. Applied Physics Letters 89(26), S. 263513–3, 2006.

[CS08] B. M. R. Cross,M. M. Souza: The Effect of Gate-Bias Stress and Tempe-

rature on the Performance of ZnO Thin-Film Transistors. IEEE Transactions

on Device and Materials Reliability 8(2), S. 277–282, 2008.

[Damm93] R. Dammel:Diazonaphthoquinone based resists. SPIE Optical Engineering

Press, Bellingham, USA, 1993.

[DBH95] J. Dutta,W. Bacsa,C. Hollenstein: Microstructural properties of sili-

con powder produced in a low pressure silane discharge. Journal of Applied

Physics 77(8), S. 3729–3733, 1995.

192

Literaturverzeichnis

[DDB+06] Y. Ding,Y. Dong,A. Bapat,J. D. Nowak,C. B. Carter,U. Korts-

hagen,S. A. Campbell: Single Nanoparticle Semiconductor Devices. IEEE

Transactions on Electron Devices 53, S. 2525–2531, 2006.

[Deg06] Datenblatt AdNano Zinc Oxide. Degussa AG (Advanced Nanomaterials), Ha-

nau, Deutschland, 2006.

[Diek08] T. Diekmann:Polymere Dielektrika für organische Feldeffekt-Transistoren

mit Pentacen auf Foliensubstraten. Dissertation, Universität Paderborn,

Deutschland, 2008.

[DMD+04] H. Diesinger,T. Melin,D. Deresmes,D. Stievenard,T. Baron: Hy-

steretic behavior of the charge injection in single silicon nanoparticles. Applied

Physics Letters 85(16), S. 3546–3548, 2004.

[DN08] R. Doering,Y. Nishi:Handbook of semiconductor manufacturing technolo-

gy. 2. Auflage, CRC Press, Boca Raton, USA, 2008.

[EKC03] Produktinformation EKC265™. DuPont EKC Technology, Danville, USA,

2003.

[EKR08] K. Ellmer,A. Klein,B. Rech:Transparent conductive zinc oxide: Basics

and applications in thin film solar cells. Springer Verlag, Berlin, Heidelberg,

New York, 2008.

[EKS+09] J. Eriksson,V. Khranovskyy,F. Söderlind,P. Käll,R. Yakimova,

L. A. Spetz: ZnO nanoparticles or ZnO films: A comparison of the gas sensing

capabilities. Sensors and Actuators B: Chemical 137(1), S. 94–102, 2009.

[Ever92] H. D. Everett:Grundzüge der Kolloidwissenschaft. Steinkopff Verlag, Darm-

stadt, Deutschland, 1992.

[Fahr03] W. Fahrner:Nanotechnologie und Nanoprozesse: Einführung, Bewertung.

Springer, Berlin, 2003.

[Fasc05] G. Fasching:Werkstoffe der Elektrotechnik: Mikrophysik, Struktur, Eigen-

schaften. 4. Auflage, Springer Verlag, Wien, Österreich, 2005.

[FBJ+09] H. Faber,M. Burkhardt,A. Jedaa,D. Kälblein,H. Klauk,M. Ha-

lik: Low-Temperature Solution-Processed Memory Transistors Based on Zinc

Oxide Nanoparticles. Advanced Materials 21(30), S. 3099–3104, 2009.

[FE83] D. C. Flanders,N. N. Efremow: Generation of <50 nm period gratings

using edge defined techniques. Journal of Vacuum Science and Technology B

1(4), S. 1105–1108, 1983.

[Fede70] R. Feder: X-ray projection printing of electrical circuit patterns. Technischer

Bericht 22.1065, IBM, 1970.

193

Literaturverzeichnis

[Fend98] H. J. Fendler (Herausgeber): Nanoparticles and Nanostructured Films.

Wiley-VCH, Weinheim, Deutschland, 1998.

[FKS06] M. E. Franke,T. J. Koplin,U. Simon: Metal and Metal Oxide Nano-

particles in Chemiresistors: Does the Nanoscale Matter? Small 2(1), S. 36–50,

2006.

[Fren38] J. Frenkel: On Pre-Breakdown Phenomena in Insulators and Electronic

Semi-Conductors. Physical Review 54(8), S. 647, 1938.

[Fu82] Y. K. Fu: Mobility degradation due to the gate field in the inversion layer of

MOSFET’s. IEEE Electron Device Letters 3(10), S. 292–293, 1982.

[FWC+04] Z. Fan,D. Wang,P. Chang,W. Tseng,G. J. Lu: ZnO nanowire field-

effect transistor and oxygen sensing property. Applied Physics Letters 85(24),

S. 5923–5925, 2004.

[GC83] R. D. Gould,B. A. Carter: Electrical conduction and trapping distribu-

tions in ZnO and ZnO-Sn composite varistors. Journal of Physics D: Applied

Physics 16(10), S. L201, 1983.

[GFEG04] D. M. Groner,H. F. Fabreguette,W. J. Elam,M. S. George: Low-

Temperature Al2O3 Atomic Layer Deposition. Chemistry of Materials 16(4),

S. 639–645, 2004.

[GGB+04] U. Grossner,S. Gabrielsen,M. Borseth,J. Grillenberger,Y. A.

Kuznetsov,G. B. Svensson: Palladium Schottky barrier contacts to hydro-

thermally grown n-ZnO and shallow electron states. Applied Physics Letters

85(12), S. 2259–2261, 2004.

[GHW10] A. Gupta,S. Hartner,H. Wiggers: Optical and electrical properties of

silicon nanoparticles. 3rd International Nanoelectronics Conference (INEC)

S. 616–617, 2010.

[GKWW10] A. Gupta,S. G. A. Khalil,M. Winterer,H. Wiggers: Stable colloi-

dal dispersions of silicon nanoparticles for the fabrication of films using inkjet

printing technology. 3rd International Nanoelectronics Conference (INEC)

S. 1018–1019, 2010.

[GWKR05] B. Giesen,H. Wiggers,A. Kowalik,P. Roth: Formation of Si-

nanoparticles in a microwave reactor: Comparison between experiments and

modelling. Journal of Nanoparticle Research 7(1), S. 29–41, 2005.

[Hali06] M. Halik: Gate Dielectrics. Organic electronics: Materials, manufacturing

and applications, herausgegeben von H. Klauk, S. 132–162, Wiley-VCH, 2006,

ISBN 3527312641.

[HBT95] H. K. Huebner,G. T. Byrom,A. E. Thornton:The finite element

method for engineers. 3. Auflage, Wiley, New York, USA, 1995.

194

Literaturverzeichnis

[HEK05] J. Hartung,B. Elpelt,K. H. Klösener:Statistik: Lehr- und Handbuch

der angewandten Statistik. 14. Auflage, Oldenbourg, München, 2005.

[HG92] U. Hilleringmann,K. Goser: Stacked CMOS circuits integrated in laser-

recrystallized silicon films. Microelectronics Reliability 32(7), S. 941–944, 1992.

[HHG98] J. T. Horstmann,U. Hilleringmann,K. F. Goser: Matching Analy-

sis of Deposition Defined 50 nm MOSFET’s. IEEE Transactions on Electron

Devices 45(1), S. 299–306, 1998.

[HHH04] W. Hellerich,G. Harsch,S. Haenle:Werkstoff-Führer Kunststoffe:

Eigenschaften, Prüfungen, Kennwerte. 9. Auflage, Hanser Verlag, München,

Deutschland, 2004.

[HHK99] H. Hofmeister,F. Huisken,B. Kohn: Lattice contraction in nanosized

silicon particles produced by laser pyrolysis of silane. The European Physical

Journal D - Atomic, Molecular, Optical and Plasma Physics 9(1), S. 137–140,

1999.

[HHK+00] F. Huisken,H. Hofmeister,B. Kohn,A. M. Laguna,V. Paillard: La-

ser production and deposition of light-emitting silicon nanoparticles. Applied

Surface Science 154-155, S. 305–313, 2000.

[Hill88] U. Hilleringmann:Laserrekristallisation von Silizium: Integration von

CMOS-Schaltungen auf isolierendem Substrat. Fortschrittberichte VDI : Rei-

he 9, Elektronik, Mikro- und Nanotechnik, VDI-Verlag, Düsseldorf, Deutsch-

land, 1988.

[Hill04] U. Hilleringmann:Silizium-Halbleitertechnologie. 4. Auflage, B.G. Teubner,

Stuttgart, Deutschland, 2004.

[HKBG02] M. D. Hausmann,E. Kim,J. Becker,G. R. Gordon: Atomic Layer

Deposition of Hafnium and Zirconium Oxides Using Metal Amide Precursors.

Chemistry of Materials 14(10), S. 4350–4358, 2002.

[HKD98] H. Hofmeister,P. Ködderitzsch,J. Dutta: Structure of nanometer-

sized silicon particles prepared by various gas phase processes. Journal of

Non-Crystalline Solids 232-234, S. 182–187, 1998.

[HKZ+02] M. Halik,H. Klauk,U. Zschieschang,U. Schmid,W. Radlik,

W. Weber: Polymer Gate Dielectrics and Conducting-Polymer Contactsfor

High-Performance Organic Thin-Film Transistors. Advanced Materials 14(23),

S. 1717–1722, 2002.

[HNT+03] M. F. Hossain,J. Nishii,S. Takagi,A. Ohtomo,T. Fukumura,H. Fu-

jioka,H. Ohno,H. Koinuma,M. Kawasaki: Modeling and simulation of

polycrystalline ZnO thin-film transistors. Journal of Applied Physics 94(12),

S. 7768–7777, 2003.

195

Literaturverzeichnis

[Hoff06] K. Hoffmann:Systemintegration: Vom Transistor zur großintegrierten Schal-

tung. 2. Auflage, Oldenbourg, München, Deutschland, 2006.

[Hors99] J. T. Horstmann:MOS-Technologie im Sub-100 nm-Bereich. Fortschrittbe-

richte VDI : Reihe 9, Elektronik, VDI Verlag, Düsseldorf, Deutschland, 1999.

[HOS06] M. Hirasawa,T. Orii,T. Seto: Size-dependent crystallization of Si nano-

particles. Applied Physics Letters 88(9), S. 093119–3, 2006.

[HQJ10] Y. Hu,Q. Qi,C. Jiang: Influence of different dielectrics on the first layer

grain sizes and its effect on the mobility of pentacene-based thin-film transi-

stors. Applied Physics Letters 96(13), S. 133311–133313, 2010.

[HVH00] U. Hilleringmann,T. Vieregge,J. T. Horstmann: A Structure Defi-

nition Technique for 25 nm Lines of Silicon and Related Materials. Microelec-

tronic Engineering 53, S. 569–573, 2000.

[HXY06] G. Huang,Z. Xi,D. Yang: Crystallization of amorphous silicon thin films:

The effect of rapid thermal processing pretreatment. Vacuum 80(5), S. 415–

420, 2006.

[HZGB09] M. Harting,J. Zhang,R. D. Gamota,D. T. Britton: Fully printed

silicon field effect transistors. Applied Physics Letters 94(19), S. 193509–3,

2009.

[IEEE08] IEEE (Institute of Electrical and Electronics Engineers): IEEE

Standard for Test Methods for the Characterization of Organic Transistors

and Materials. IEEE Std 1620-2008 S. 1–14, 2008.

[IHKM91] M. Itoh,M. Hori,H. Komano,I. Mori: A study of radiation damage in

SiN and SiC mask membranes. Journal of Vacuum Science & Technology B:

Microelectronics and Nanometer Structures 9(6), S. 3262–3265, 1991.

[Inte04] Integrated Systems Engineering AG:Benutzerhandbuch ISE TCAD

Release 10.0. Zürich, Schweiz, 2004.

[Inte09] Intel Corporation: White Paper ”Introduction to Intel’s 32 nm

Process Technology”. http://download.intel.com/pressroom/kits/32nm/

westmere/Intel_32nm_Overview.pdf, besucht am 28.06.2010.

[IPG+05] V. Ischenko,S. Polarz,D. Grote,V. Stavarache,K. Fink,

M. Driess: Zinc Oxide Nanoparticles with Defects. Advanced Functional Ma-

terials 15(12), S. 1945–1954, 2005.

[ITRS09] ITRS: International Technology Roadmap for Semiconductors: Lithogra-

phy. http://www.itrs.net/Links/2009ITRS/2009Chapters_2009Tables/

2009_Litho.pdf, besucht am 28.06.2010.

196

Literaturverzeichnis

[ITY+06] K. Ip,T. G. Thaler,H. Yang,S. Han,Y. Li,P. D. Norton,J. S.

Pearton,S. Jang,F. Ren: Contacts to ZnO. Journal of Crystal Growth

287(1), S. 149–156, 2006.

[Jaga06] C. Jagadish:Zinc oxide bulk, thin films and nanostructures: Processing, pro-

perties and applications. Elsevier, Amsterdam, Niederlande, 2006.

[JPCK09] H. Jun,B. Park,K. Cho,S. Kim: Flexible TFTs based on solution-

processed ZnO nanoparticles. Nanotechnology 20(50), S. 505201, 2009.

[JZG84] K. Jacobi,G. Zwicker,A. Gutmann: Work function, electron affinity

and band bending of zinc oxide surfaces. Surface Science 141(1), S. 109–125,

1984.

[Kaga03] R. C. Kagan:Thin-film transistors. Dekker, New York, USA, 2003.

[Kasa06] O. S. Kasap:Springer handbook of electronic and photonic materials. Sprin-

ger, New York, NY, 2006.

[KBK+04] H. Kim,W. J. Bae,K. K. Kim,S. J. Park,T. Seong,I. Adesida:

Inductively-coupled-plasma reactive ion etching of ZnO using BCl3-based plas-

mas and effect of the plasma treatment on Ti/Au ohmic contacts to ZnO. Thin

Solid Films 447-448, S. 90–94, 2004.

[KG66] N. Klein,H. Gafni: The maximum dielectric strength of thin silicon oxide

films: Electron Devices, IEEE Transactions on. IEEE Transactions on Electron

Devices 13(2), S. 281–289, 1966.

[KHZ+02] H. Klauk,M. Halik,U. Zschieschang,G. Schmid,W. Radlik,

W. Weber: High-mobility polymer gate dielectric pentacene thin film tran-

sistors. Journal of Applied Physics 92(9), S. 5259–5263, 2002.

[Kitt05] C. Kittel:Introduction to solid state physics. 8. Auflage, Wiley, Hoboken,

USA, 2005.

[KJK+02a] S. Y. Kim,H. W. Jang,J. K. Kim,C. M. Jeon,W. I. Park,G. Yi,

J. Lee: Low-resistance Ti/Al ohmic contact on undoped ZnO. Journal of

Electronic Materials 31(8), S. 868–871, 2002.

[KJK+02b] H. Kleinwechter,C. Janzen,J. Knipping,H. Wiggers,P. Roth:

Formation and properties of ZnO nano-particles from gas phase synthesis pro-

cesses. Journal of materials science 37(20), S. 4349–4360, 2002.

[KK09] Y. Kim,S. Kang: Aluminum-doped ZnO nanorod array by thermal diffusion

process. Materials Letters 63(12), S. 1065–1067, 2009.

[KMR06] K. Küpfmüller,W. Mathis,A. Reibiger:Theoretische Elektrotechnik:

Eine Einführung. 17. Auflage, Springer Verlag, Berlin, Heidelberg, Deutsch-

land, 2006.

197

Literaturverzeichnis

[KMR07] E. Klampaftis,R. K. McIntosh,S. B. Richards: Degradation of an

Undiffused Si-SiO2Interface due to Humidity. 22nd European Photovoltaic

Solar Energy Conference S. 889–892, 2007.

[Köhl99] M. Köhler:Etching in Microsystem Technology. WILEY-VCH Verlag, Wein-

heim, Deutschland, 1999.

[KPL+95] T. Kretz,P. Pribat,F. Legagneux,O. Plais,R. Huet,D. Bisaro:

Kinetics of Crystallization of Amorphous and Mixed-Phase Silicon Films De-

posited by Pyrolysis of Disilane Gas at Very Low Pressure. Japanese Journal

of Applied Physics 34, S. L660–L663, 1995.

[Kram26] A. H. Kramers: Wellenmechanik und halbzahlige Quantisierung. Zeitschrift

für Physik: A Hadrons and Nuclei 39(10), S. 828–840, 1926.

[KSA89] S. J. Kang,K. D. Schroder,R. A. Alvarez: Effective and field-effect

mobilities in Si MOSFETs. Solid-State Electronics 32(8), S. 679–681, 1989.

[KWR+04] J. Knipping,H. Wiggers,B. Rellinghaus,P. Rotha,D. Konjhodzic,

C. Meier: Synthesis of high purity silicon nanoparticles in a low pressure

microwave reactor. Journal of Nanoscience and Nanotechnology 4(8), S. 1039–

1044, 2004.

[KYS+07] K. Kaneto,M. Yano,M. Shibao,T. Morita,W. Takashima: Ambi-

polar Field-Effect Transistors Based on Poly(3-hexylthiophene)/Fullerene De-

rivative Bilayer Films. Japanese Journal of Applied Physics 46(4A), S. 1736,

2007.

[LBP+94] I. H. Liu,K. D. Biegelsen,A. F. Ponce,M. N. Johnson,F. W. R.

Pease: Self-limiting oxidation for fabricating sub-5nm silicon nanowires. Ap-

plied Physics Letters 64(11), S. 1383–1385, 1994.

[LCH+07] H. S. Lee,J. D. Choo,H. S. Han,H. J. Kim,R. Y. Son,J. Jang: High

performance organic thin-film transistors with photopatterned gate dielectric.

Applied Physics Letters 90(3), S. 033502–033503, 2007.

[LFJ01] B. Lin,Z. Fu,Y. Jia: Green luminescent center in undoped zinc oxide films

deposited on silicon substrates. Applied Physics Letters 79(7), S. 943–945,

2001.

[LGH01] G. Ledoux,J. Gong,F. Huisken: Effect of passivation and aging on

the photoluminescence of silicon nanocrystals. Applied Physics Letters 79(24),

S. 4028–4030, 2001.

[LGP+00] G. Ledoux,O. Guillois,D. Porterat,C. Reynaud,F. Huisken,

B. Kohn,V. Paillard: Photoluminescence properties of silicon nanocry-

stals as a function of their size. Physical Review B 62(23), S. 15942, 2000.

198

Literaturverzeichnis

[Lide09] R. D. Lide:CRC Handbook of Chemistry and Physics: A Ready-reference

Book of Chemical and Physical Data. 90. Auflage, CRC Press, Boca Raton,

USA, 2009.

[LJJ+08] S. Lee,Y. Jeong,S. Jeong,J. Lee,M. Jeon,J. Moon: Solution-

processed ZnO nanoparticle-based semiconductor oxide thin-film transistors.

Superlattices and Microstructures 44(6), S. 761–769, 2008.

[LJK+07] S. Lee,S. Jeong,D. Kim,K. Park,J. Moon: Fabrication of a solution-

processed thin-film transistor using zinc oxide nanoparticles and zinc acetate.

Superlattices and Microstructures 42(1-6), S. 361–368, 2007.

[LKK+07] C. S. Lim,H. S. Kim,B. J. Koo,H. J. Lee,H. C. Ku,S. Y.

Yang,T. Zyung: Hysteresis of pentacene thin-film transistors and inverters

with cross-linked poly(4-vinylphenol) gate dielectrics. Applied Physics Letters

90(17), S. 173512–173513, 2007.

[LKL+05] C. S. Lim,H. S. Kim,H. J. Lee,Y. H. Yu,. Park,D. Kim,T. Zyung:

Organic thin-film transistors on plastic substrates. Materials Science and En-

gineering B 121(3), S. 211–215, 2005.

[LM70] A. M. Lampert,P. Mark:Current injection in solids. Electrical science,

Academic Press, New York, USA, 1970.

[LS06] M. J. Larson,P. J. Snyder: Overview and status of metal S/D Schottky-

barrier MOSFET technology. IEEE Transactions on Electron Devices 53(5),

S. 1048–1058, 2006.

[LSH03] Q. Liu,T. Sakurai,T. Hiramoto: Optimum Device Consideration for

Standby Power Reduction Scheme Using Drain-Induced Barrier Lowering. Ja-

panese Journal of Applied Physics 42(Part 1, No. 4B), S. 2171, 2003.

[LSP+08] R. Lechner,R. A. Stegner,N. R. Pereira,R. Dietmueller,S. M.

Brandt,A. Ebbers,M. Trocha,Wiggers,S. M. H.: Electronic pro-

perties of doped silicon nanocrystal films. Journal of Applied Physics 104(5),

S. 053701–053707, 2008.

[LSZ97] G. Lagaly,O. Schulz,R. R. Zimehl:Dispersionen und Emulsionen: Eine

Einführung in die Kolloidik feinverteilter Stoffe einschließlich der Tonminera-

le. Steinkopff Verlag, Darmstadt, Deutschland, 1997.

[LXL04] S. Liufu,H. Xiao,Y. Li: Investigation of PEG adsorption on the surface

of zinc oxide nanoparticles. Powder Technology 145(1), S. 20–24, 2004.

[MacD06] A. W. MacDonald: Advanced Flexible Polymersic Substrates. Organic

electronics: Materials, manufacturing and applications, herausgegeben von

H. Klauk, S. 163–179, Wiley-VCH, 2006, ISBN 3527312641.

[Maex95] K. Maex:Properties of metal silicides. IEE, London, United Kingdom, 1995.

199

Literaturverzeichnis

[Maur10] J. Maurer: Gedruckte Elektronik - Deutschlands feine Nische. Handelsblatt

(online: http: // www. handelsblatt. com )24.05.2010.

[MBNH10] N. Mechau,S. Bubel,D. Nikolova,H. Hahn: Influence of stabilizers in

ZnO nano-dispersions on the performance of solution-processed FETs. physica

status solidi (a) 207(7), S. 1684–1688, 2010.

[MG02] G. Müller,C. Groth:FEM für Praktiker - Band 1: Grundlagen. 7. Auflage,

Expert-Verlag, Renningen, Deutschland, 2002.

[Mic05] Anwendungshinweis ”Prozessierung von Umkehrlacken: Symptome, Diagnose

und Abhilfe”. Microchemicals GmbH, Ulm, Deutschland, 2005.

[Mic07a] Anwendungshinweis ”Entwickeln von Fotolack”. Microchemicals GmbH, Ulm,

Deutschland, 2007.

[Mic07b] Anwendungshinweis ”Lithografie Trouble-Shooter”. Microchemicals GmbH,

Ulm, Deutschland, 2007.

[Mich06] W. Michaeli:Einführung in die Kunststoffverarbeitung. 5. Auflage, Hanser

Verlag, München, Deutschland, 2006.

[MO09] H. Morkoç,U. Özgür:Zinc oxide: Fundamentals, materials and device

technology. Wiley-VCH, Weinheim, Deutschland, 2009.

[Morr81] R. S. Morrison: Semiconductor gas sensors. Sensors and Actuators 2,

S. 329–341, 1981.

[Mott38] F. N. Mott: Note on the contact between a metal and an insulator or semi-

conductor. Mathematical Proceedings of the Cambridge Philosophical Society

34(04), S. 568–572, 1938.

[MPC+09] J. Maeng,W. Park,M. Choe,G. Jo,H. Y. Kahng,T. Lee: Transient

drain current characteristics of ZnO nanowire field effect transistors. Applied

Physics Letters 95(12), S. 123101–123103, 2009.

[NA96] F. J. Nützel,G. Abstreiter: Segregation and diffusion on semiconductor

surfaces. Physical Review B 53(20), S. 13551, 1996.

[Naga71] M. Nagao: Physisorption of water on zinc oxide surface. The Journal of

Physical Chemistry 75(25), S. 3822–3828, 1971.

[Nalw02] S. H. Nalwa:Nanomaterials and magnetic thin films, Volume 5 von Handbook

of thin film materials. Academic Press, San Diego, USA, 2002.

[NCS+03] S. Nandi,S. Chatterjee,S. Samanta,P. Bose,C. Maiti: Electrical

characterization of low temperature deposited oxide films on ZnO/n-Si sub-

strate. Bulletin of Materials Science 26(7), S. 693–697, 2003.

200

Literaturverzeichnis

[NCW04] Sicherheitsdatenblatt NCW-1001. Wako Chemicals GmbH, Neuss, Deutsch-

land, 2004.

[ND00] Y. Nishi,R. Doering:Handbook Of Semiconductor Manufacturing Techno-

logy. Marcel Dekker, Inc., New York, USA, 2000.

[NHO78] T. Nakashita,M. Hirose,Y. Osaka: Localized States in Amorphous and

Polycrystallized Si. Japanese Journal of Applied Physics 17(6), S. 985, 1978.

[NNM+08] N. Nedev,D. Nesheva,E. Manolov,R. Bruggemann,S. Meier,

Z. Levi: Memory effect in MOS structures containing amorphous or crystal-

line silicon nanoparticles. 26th International Conference on Microelectronics

(MIEL) S. 117–120, 2008.

[NW00] O. Nast,R. S. Wenham: Elucidation of the layer exchange mechanism in

the formation of polycrystalline silicon by aluminum-induced crystallization.

Journal of Applied Physics 88(1), S. 124–132, 2000.

[NYAY07] H. Nakanotani,M. Yahiro,C. Adachi,K. Yano: Ambipolar field-effect

transistor based on organic-inorganic hybrid structure. Applied Physics Letters

90(26), S. 262104–3, 2007.

[OHM10] U. Özgür,D. Hofstetter,H. Morkoc: ZnO Devices and Applications:

A Review of Current Status and Future Prospects: Proceedings of the IEEE.

Proceedings of the IEEE 98(7), S. 1255–1268, 2010.

[OMNH08] K. Okamura,N. Mechau,D. Nikolova,H. Hahn: Influence of inter-

face roughness on the performance of nanoparticulate zinc oxide field-effect

transistors. Applied Physics Letters 93(8), S. 083105–1 – 3, 2008.

[O’Ne06] J. M. O’Neil:The Merck index: An encyclopedia of chemicals, drugs, and

biologicals. 14. Auflage, Merck, Whitehouse Station, USA, 2006.

[ONMH09] K. Okamura,D. Nikolova,N. Mechau,H. Hahn: Appropriate choice of

channel ratio in thin-film transistors for the exact determination of field-effect

mobility. Applied Physics Letters 94(18), S. 183503–3, 2009.

[OOSS06] T. Ohtake,K. Ohkawa,N. Sonoyama,T. Sakata: A novel synthesis

of Zn2SiO4thin film on n-type ZnO semiconductor electrode and its electro-

chemical luminescence under the anodic polarization. Journal of Alloys and

Compounds 421(1-2), S. 163–165, 2006.

[Orig07] OriginLab Corporation:Benutzerhandbuch Origin 8. Northhampton,

MA, USA, 2007.

[Pann06] C. Pannemann:Prozesstechnik für organische Feldeffekt-Transistoren: Kon-

takte, Dielektrika und Oberflächenpassivierungen. Dissertation, Universität Pa-

derborn, 2006.

201

Literaturverzeichnis

[PBD+99] M. Pauthe,E. Bernstein,J. Dumas,L. Saviot,A. Pradel,M. A.

Ribes: Preparation and characterisation of Si nanocrystallites embedded in a

silica matrix. Journal of Materials Chemistry 9(1), S. 187–191, 1999.

[PDH+07] C. Pannemann,T. Diekmann,U. Hilleringmann,U. Schurmann,

M. Scharnberg,V. Zaporojtchenko,R. Adelung,F. Faupel: PT-

FE encapsulation for pentacene based organic thin film transistors. Materials

science 25(1), S. 95–101, 2007.

[PEN09] Datenblatt Teonex Q51 (PEN). Synflex Elektro GmbH, Blomberg, Deutsch-

land, 2009.

[Pfle86] H. Pfleiderer: Elementary ambipolar field-effect transistor model. IEEE

Transactions on Electron Devices 33(1), S. 145–147, 1986.

[PK08] H. J. Park,E. Kim: Effect of electric-field-assisted thermal annealing of

poly(4-vinylphenol) film on its dielectric constant. Applied Physics Letters

92(10), S. 103311–103313, 2008.

[PL93] M. Peurrung,G. D. B. L.: Spin Coating Over Topography. IEEE Tran-

sactions on Semiconductor Manufacturing 6(1), S. 72–76, 1993.

[Pla09] Produktinformation Borosilikatglas-Wafer. Plan Optik AG, Elsoff, Deutsch-

land, 2009.

[PMCK07] D. X. Pi,L. Mangolini,A. S. Campbell,U. Kortshagen: Room-

temperature atmospheric oxidation of Si nanocrystals after HF etching. Phy-

sical Review B 75(8), S. 085423–085425, 2007.

[PNI+03] J. S. Pearton,P. D. Norton,K. Ip,W. Y. Heo,T. Steiner: Recent

progress in processing and properties of ZnO. Superlattices and Microstructu-

res 34(1-2), S. 3–32, 2003.

[Pro09] Sicherheitsdatenblatt Propylenglycol. Sigma-Aldrich Chemie GmbH, Stein-

heim, Deutschland, 2009.

[PSG06] E. Pop,S. Sinha,E. K. Goodson: Heat Generation and Transport in

Nanometer-Scale Transistors. Proceedings of the IEEE 94(8), S. 1587–1601,

2006.

[PSK+03] A. Y. Polyakov,N. Smirnov,E. A. Kozhukhova,V. I. Vdovin,K. Ip,

Y. W. Heo,D. P. Norton,S. J. Pearton: Electrical characteristics of Au

and Ag Schottky contacts on n-ZnO. Applied Physics Letters 83(8), S. 1575–

1577, 2003.

[RAA+07] A. Reindl,S. Aldabergenova,E. Altin,G. Frank,W. Peukert: Di-

spersing silicon nanoparticles a stirred media mill-investigating the evolution

of morphology, structure and oxide formation. physica status solidi (a) 204(7),

S. 2329–2338, 2007.

202

Literaturverzeichnis

[RC97] P. Rai-Choudhury:Handbook of Microlithography, Micromachining and Mi-

crofabrication, Volume 1. SPIE Optical Engineering Press, Bellingham, USA,

1997.

[Redh62] A. P. Redhead: Thermal desorption of gases. Vacuum 12(4), S. 203–211,

1962.

[RFPB05] P. Roura,J. Farjas,A. Pinyol,E. R. Bertran: The crystallization

temperature of silicon nanoparticles. Nanotechnology 18, S. 175705, 2005.

[RKS02] V. Ranjan,M. Kapoor,V. A. Singh: The band gap in silicon nanocry-

stallites. Journal of Physics: Condensed Matter 14(26), S. 6647, 2002.

[RLW03] R. Y. Ryu,S. T. Lee,W. H. White: Properties of arsenic-doped p-type

ZnO grown by hybrid beam deposition. Applied Physics Letters 83(1), S. 87–

89, 2003.

[RM91] I. Ruge,H. Mader:Halbleiter-Technologie. 3. Auflage, Springer-Verlag, Hei-

delberg, Deutschland, 1991.

[RPCV+01] E. J. Rodríguez-Paéz,C. A. Caballero,M. Villegas,C. Moure,

P. Durán,F. J. Fernández: Controlled precipitation methods: formation

mechanism of ZnO nanoparticles. Journal of the European Ceramic Society

21(7), S. 925–930, 2001.

[RTM+05] A. Rafiq,Y. Tsuchiya,H. Mizuta,S. Oda,U. Shigeyasu,Z. A. K.

Durrani,W. I. M. Milne: Charge injection and trapping in silicon nano-

crystals. Applied Physics Letters 87(18), S. 182101–1–3, 2005.

[RVG+08] A. Reindl,A. Voronov,K. P. Gorle,M. Rauscher,A. Roosen,

W. Peukert: Dispersing and stabilizing silicon nanoparticles in a low-epsilon

medium. Colloids and Surfaces A: Physicochemical and Engineering Aspects

320(1-3), S. 183–188, 2008.

[RYSS04] P. Raghu,C. Yim,F. Shadman,E. Shero: Susceptibility of SiO2,

ZrO2and HfO2dielectrics to moisture contamination. AIChE Journal 50(8),

S. 1881–1888, 2004.

[SAr82] M. Shatzkes,M. Av-ron: Determination of breakdown rates and defect

densities in SiO2.Thin Solid Films 91(3), S. 217–230, 1982.

[SAW04] N. Shukla,J. Ahner,D. Weller: Dip-coating of FePt nanoparticle films:

surfactant effects: Proceedings of the International Conference on Magne-

tism (ICM 2003). Journal of Magnetism and Magnetic Materials 272-276(1),

S. E1349–E1351, 2004.

[SC04] S. Sabioni,A. Claret: About the oxygen diffusion mechanism in ZnO. Solid

State Ionics 170(1-2), S. 145–148, 2004.

203

Literaturverzeichnis

[Schm05] G. Schmid:Nanoparticles: From theory to application. 1. Auflage, Wiley-

VCH, Weinheim, Deutschland, 2005.

[Scho38] W. Schottky: Halbleitertheorie der Sperrschicht. Naturwissenschaften 26,

S. 843, 1938.

[Schr06] K. D. Schroder:Semiconductor material and device characterization. 3.

Auflage, Wiley Interscience, New York, USA, 2006.

[SCR+93] P. A. Seese,K. D. Cummings,D. J. Resnick,A. W. Yanof,W. A.

Johnson,G. M. Wells,J. P. Wallace: Accelerated radiation damage

testing of x-ray mask membrane materials: Electron-Beam, X-Ray, and Ion-

Beam Submicrometer Lithographies for Manufacturing III 1924, 1993.

[SDB+07] H. S. Song,Y. Ding,A. Bapat,U. Kortshagen,S. A. Campbell:

N-channel Single Crystal Si Nanoparticle Schottky Barrier Transistor. NSTI

Nanotech, Nanotechnology Conference and Trade Show S. 201–204, 2007.

[SFC+05] V. Subramanian,M. J. J. Frechet,C. P. Chang,C. D. Huang,B. J.

Lee,E. S. Molesa,R. A. Murphy,R. D. Redinger,K. S. Volkman:

Progress Toward Development of All-Printed RFID Tags: Materials, Processes,

and Devices. Proceedings of the IEEE 93(7), S. 1330–1338, 2005.

[SHKL08] S. Song,W. Hong,S. Kwon,T. Lee: Passivation effects on ZnO nanowi-

re field effect transistors under oxygen, ambient, and vacuum environments.

Applied Physics Letters 92(26), S. 263109–3, 2008.

[Shoc52] W. Shockley: A Unipolar ”Field-Effect” Transistor. Proceedings of the IRE

40(11), S. 1365–1376, 1952.

[SJ75] Y. Seto,W. John: The electrical properties of polycrystalline silicon films.

Journal of Applied Physics 46(12), S. 5247–5254, 1975.

[SKC04] Z. Shen,U. Kortshagen,S. A. Campbell: Electrical characterization of

amorphous silicon nanoparticles. Journal of Applied Physics 96(4), S. 2204–

2209, 2004.

[SN07] M. S. Sze,K. K. Ng:Physics of semiconductor devices. 3. Auflage, John

Wiley & Sons, Hoboken, USA, 2007.

[SPK+08] R. A. Stegner,N. R. Pereira,K. Klein,R. Lechner,R. Dietmuel-

ler,S. M. Brandt,M. Stutzmann,H. Wiggers: Electronic Transport

in Phosphorus-Doped Silicon Nanocrystal Networks. Physical Review Letters

100(2), S. 026803–026804, 2008.

[SPSM07] B. Sun,L. R. Peterson,H. Sirringhaus,K. Mori: Low-Temperature

Sintering of In-Plane Self-Assembled ZnO Nanorods for Solution-Processed

High-Performance Thin Film Transistors. The Journal of Physical Chemistry

C111(51), S. 18831–18835, 2007.

204

Literaturverzeichnis

[SPW94] J. St-Pierre,A. A. Wragg: Properties of the system H2O—NaOH—ZnO

part I: Density, velocity and boiling point. Hydrometallurgy 35(2), S. 161–177,

1994.

[SR07] Y. Sun,J. A. Rogers: Inorganic Semiconductors for Flexible Electronics.

Advanced Materials 19(15), S. 1897–1916, 2007.

[SS72] D. L. Spears,H. I. Smith: High-Resolution Pattern Replication Using Soft

X-Rays. Electronics Letters 8(4), 1972.

[SS05] B. Sun,H. Sirringhaus: Solution-processed zinc oxide field-effect transi-

stors based on self-assembly of colloidal nanorods. Nano letters 5(12), S. 2408–

2413, 2005.

[SS06] B. Sun,H. Sirringhaus: Surface Tension and Fluid Flow Driven Self-

Assembly of Ordered ZnO Nanorod Films for High-Performance Field Effect

Transistors. Journal of the American Chemical Society 128(50), S. 16231–

16237, 2006.

[SSW+09] T. J. Suleski,W. V. Schoenfeld,J. J. Wang,S. H. Ahn,L. J. Guo:

High-speed roll-to-roll nanoimprint lithography on flexible substrate and mold-

separation analysis: Advanced Fabrication Technologies for Micro/Nano Op-

tics and Photonics II. Proceedings of the SPIE 7205, S. 72050U–72050U–10,

2009.

[Stee04] E. v. Steen:Recent advances in the science and technology of zeolites and

related materials: Proceedings of the 14th International Zeolite Conference, Ca-

pe Town, South Africa, 25-30th April 2004. 1. Auflage, Elsevier, Amsterdam,

2004.

[Stig08] S. Stigler: Fisher and the 5% level. CHANCE 21(4), S. 12, 2008.

[STW+08] G. Schierning,R. Theissmann,H. Wiggers,D. Sudfeld,A. Ebbers,

D. Franke,V. T. Witusiewicz,M. Apel: Microcrystalline silicon forma-

tion by silicon nanoparticles. Journal of Applied Physics 103(8), S. 084305,

2008.

[SV70] M. J. Smith,E. W. Vehse: ESR of electron irradiated ZnO confirmation

of the F+ center. Physics Letters A 31(3), S. 147–148, 1970.

[SW65] S. S. Shapiro,B. M. Wilk: An analysis of variance test for normality

(complete samples). Biometrika 52(3-4), S. 591–611, 1965.

[SWB89] V. S. Silverthorne,W. C. Watson,D. R. Baxter: Characterization

of a humidity sensor that incorporates a cmos capacitance measuring circuit.

Sensors and Actuators 19(4), S. 371–383, 1989.

205

Literaturverzeichnis

[SZA+07] M. Scharnberg,V. Zaporojtchenko,R. Adelung,F. Faupel,

C. Pannemann,T. Diekmann,U. Hilleringmann: Tuning the threshold

voltage of organic field-effect transistors by an electret encapsulating layer.

Applied Physics Letters 90(1), S. 013501–013503, 2007.

[Sze81] S. M. Sze:Physics of semiconductor devices. John Wiley & Sons, Inc., New

York, USA, 1981.

[Teg07a] Sicherheitsdatenblatt Tego Dispers 750W. Evonik Tego Chemie GmbH, Essen,

Deutschland, 2007.

[Teg07b] Sicherheitsdatenblatt Tego Wet 280. Evonik Tego Chemie GmbH, Essen,

Deutschland, 2007.

[Teg09a] Technisches Merkblatt Tego Dispers 750W. Evonik Tego Chemie GmbH, Es-

sen, Deutschland, 2009.

[Teg09b] Technisches Merkblatt Tego Wet 280. Evonik Tego Chemie GmbH, Essen,

Deutschland, 2009.

[Thom93] L. E. Thomas:Structure and properties of polymers, Volume 12 von Materials

Science and Technology. VCH, Weinheim, 1993.

[TS88] W. S. Tarasewicz,A. T. C. Salama: Threshold voltage characteristics

of ion-implanted depletion MOSFETs. Solid-State Electronics 31(9), S. 1441–

1446, 1988.

[TTIT94] S. Takagi,A. Toriumi,M. Iwase,H. Tango: On the universality of

inversion layer mobility in Si MOSFET’s: Part I-effects of substrate impurity

concentration. IEEE Transactions on Electron Devices 41(12), S. 2357–2362,

1994.

[TWC94] R. J. Tucker,C. Wang,S. P. Carney: Silicon field-effect transistor based

on quantum tunneling. Applied Physics Letters 65(5), S. 618–620, 1994.

[UTA+74] Y. A. Ugai,L. Y. Tverdokhlebova,V. Z. Anokhin,N. I. Loskutov,

E. M. Averbakh: Solid-phase reaction of aluminum films with silicon dioxide.

Inorganic Materials S. 888–890, 1974.

[UTNK91] H. Uchida,K. Takechi,S. Nishida,S. Kaneko: High-Mobility and High-

Stability a-Si:H Thin Film Transistors with Smooth SiNx/a-Si Interface. Ja-

panese Journal of Applied Physics 30(Part 1, No. 12B), S. 3691, 1991.

[VDMA09] VDMA (Verein deutscher Maschinen- und Anlagenbau e.V.):

OE-A Roadmap for Organic and Printed Electronics. 3. Auflage, Frankfurt

am Main, Deutschland, 2009.

[VK91] J. L. Vossen,W. Kern (Herausgeber): Thin Film Processes II. Academic

Press, London, United Kingdom, 1991.

206

Literaturverzeichnis

[VMM+05] K. S. Volkman,A. B. Mattis,S. E. Molesa,J. B. Lee,A. d. l. Fuen-

te Vornbrock,T. Bakhishev,V. Subramanian: A novel transparent

air-stable printable n-type semiconductor technology using ZnO nanopartic-

les. 2004 International Electron Devices Meeting (IEEE Cat. No.04CH37602)

2005.

[VRR+95] N. R. Viswanath,S. Ramasamy,R. Ramamoorthy,P. Jayavel,

T. Nagarajan: Preparation and characterization of nanocrystalline ZnO

based materials for varistor applications: Proceedings of the Second Internatio-

nal Conference on Nanostructured Materials. Nanostructured Materials 6(5-8),

S. 993–996, 1995.

[VSH97] D. Vollath,V. D. Szabó,J. Hauelt: Synthesis and properties of ceramic

nanoparticles and nanocomposites. Journal of the European Ceramic Society

17(11), S. 1317–1324, 1997.

[VWS+96] K. Vanheusden,L. W. Warren,H. C. Seager,R. D. Tallant,A. J.

Voigt,E. B. Gnade: Mechanisms behind green photoluminescence in ZnO

phosphor powders. Journal of Applied Physics 79(10), S. 7983–7990, 1996.

[WA05] R. Waser,J. Appenzeller:Nanoelectronics and information technology:

Advanced electronic materials and novel devices. 2. Auflage, Wiley-VCH, Wein-

heim, Deutschland, 2005.

[Walt08] S. Walther: Elektronische Bauelemente auf nanopartikulärer Basis

(Fraunhofer Jahrestagung IISB 2008). http://www.iisb.fraunhofer.de/

de/profil/jahrtag_2008.htm, besucht am 28.06.2010.

[WDH09] K. Wolff,P. Dombert,U. Hilleringmann: Elektrische Charakteri-

sierung nanopartikulärer Silizium-Schichten für mikrosystemtechnische An-

wendungen. Mikro-Nano-Integration (GMM-FB 60): Beiträge des 1. GMM-

Workshops 12. - 13. März 2009 in Seeheim, VDE-Verlag, 2009.

[WGW03] K. R. Williams,K. Gupta,M. Wasilik: Etch Rates for Micromachining

Processing - Part II. Journal of Microelectromechanical Systems 12(6), S. 761–

778, 2003.

[WH10b] K. Wolff,U. Hilleringmann: Großflächige Integration von ZnO-

Nanopartikel-Transistoren. Mikro-Nano-Integration (GMM-FB 63): Beiträge

des 2. GMM-Workshops 3. - 4. März 2010 in Erfurt, GMM-Fachbericht, VDE-

Verlag, 2010.

[WK07] B. Wu,A. Kumar: Extreme ultraviolet lithography: A review. Journal of

Vacuum Science & Technology B: Microelectronics and Nanometer Structures

25(6), S. 1743–1761, 2007.

207

Literaturverzeichnis

[WKL+04] H. Wenckstern,M. E. Kaidashev,M. Lorenz,H. Hochmuth,

G. Biehne,J. Lenzner,V. Gottschalch,R. Pickenhain,M. Grund-

mann: Lateral homogeneity of Schottky contacts on n-type ZnO. Applied Phy-

sics Letters 84(1), S. 79–81, 2004.

[Wö08] C. Wöll:Organic electronics: Structural and electronic properties of OFETs.

Wiley-VCH-Verlag, Weinheim, Deutschland, 2008.

[Wolf06] K. Wolff:Erzeugung von Nanostrukturen durch Kantenabscheidung. Diplom-

arbeit (unveröffentlicht), Institut für Elektrotechnik und Informationstechnik,

Fachgebiet Sensorik, Universität Paderborn, 2006.

[Wong09] S. W. Wong:Flexible Electronics: Materials and Applications. Electronic

Materials : Science and Technology, Springer Verlag, New York, USA, 2009.

[WR00] B. Winstead,U. Ravaioli: Simulation of Schottky barrier MOSFETs with

a coupled quantum injection/Monte Carlo technique. IEEE Transactions on

Electron Devices 47(6), S. 1241–1246, 2000.

[WSR01] H. Wiggers,R. Starke,P. Roth: Silicon Particle Formation by Pyrolysis

of Silane in a Hot Wall Gasphase Reactor. Chemical Engineering & Technology

24(3), S. 261–264, 2001.

[WST99] C. Wang,P. J. Snyder,R. J. Tucker: Sub-40 nm PtSi Schottky sour-

ce/drain metal–oxide–semiconductor field-effect transistors. Applied Physics

Letters 74(8), S. 1174–1176, 1999.

[WWA01] D. G. Wilk,M. R. Wallace,M. J. Anthony: High-κgate dielectrics:

Current status and materials properties considerations. Journal of Applied

Physics 89(10), S. 5243–5275, 2001.

[WWL+96] C. Wohlfarth,B. Wohlfarth,D. M. Lechner,H. Landolt,

R. Börnstein,W. Martienssen,O. Madelung:Refractive indices of

inorganic, organometallic and organononmetallic liquids and binary liquid mix-

tures, Volume a von Optical constants. Springer, Berlin, 1996.

[XGQ+02] X. Xu,C. Guo,Z. Qi,H. Liu,J. Xu,C. Shi,C. Chong,W. Huang,

Y. Zhou,C. Xu: Annealing effect for surface morphology and luminescence

of ZnO film on silicon. Chemical Physics Letters 364(1-2), S. 57–63, 2002.

[XWQ+03] X. Xu,P. Wang,Z. Qi,X. J. H. Ming,H. Liu,C. Shi,G. Lu,W. Ge:

Formation mechanism of Zn2SiO4crystal and amorphous SiO2in ZnO/Si

system. Journal of Physics: Condensed Matter 15(40), S. L607, 2003.

[YBK+99] C. Yang,A. R. Bley,M. S. Kauzlarich,W. H. H. Lee,R. G. Delga-

do: Synthesis of Alkyl-Terminated Silicon Nanoclusters by a Solution Route.

Journal of the American Chemical Society 121(22), S. 5191–5195, 1999.

208

Literaturverzeichnis

[YCHL08] F. Yang,K. Chang,M. Hsu,C. Liu: High-performance poly(3-

hexylthiophene) transistors with thermally cured and photo-cured PVP gate

dielectrics. Journal of Materials Chemistry 18(48), S. 5927–5932, 2008.

[YLPC07] M. Yang,T. Liang,Y. Peng,Q. Chen: Synthesis and Characterization of

a Nanocomplex of ZnO Nanoparticles Attached to Carbon Nanotubes. Acta

Physico-Chimica Sinica 23(2), S. 145–151, 2007.

[YSS07] F. Yamashita,N. Shibata,T. Suzuki: Effect of pH and Hydrogen Peroxide

on Ozonic Decomposition of NCW-1001. Proceedings of European Congress of

Chemical Engineering (ECCE-6) 2007.

[YYL08] S. K. Yoo,S. Yang,J. Lee: Hydrogen Ion Sensing Using Schottky Con-

tacted Silicon Nanowire FETs. IEEE Transactions on Nanotechnology 7(6),

S. 745–748, 2008.

[ZDZC09] Q. Zhang,C. S. Dandeneau,X. Zhou,G. Cao: ZnO Nanostructures for

Dye-Sensitized Solar Cells. Advanced Materials 21(41), S. 4087–4108, 2009.

[ZTZ05] C. O. Zienkiewicz,L. P. Taylor,Z. J. Zhu:The Finite Element Method:

Its basis and fundamentals. Butterworth Heinemann, Oxford, United Kingdom,

2005.

[ZX94] D. Zhao,P. Xiaoren: Investigation of optical and electrical properties of

ZnO ultrafine particle films prepared by direct current gas discharge activated

reactive method. Journal of Vacuum Science & Technology B 12(5), S. 2880–

2883, 1994.

209

Literaturverzeichnis

210

Eigene Veröffentlichungen und

Patente

Veröffentlichungen

[AWH10a] F. Assion,K. Wolff,U. Hilleringmann: Integration of Bottom- and

Top-Gate ZnO-Nanoparticle FETs on Glass Substrates. Nanoelectronics Days

2010, Oktober 2010, Aachen, Deutschland 2010.

[AWH10b] F. Assion,K. Wolff,U. Hilleringmann: Low-Temperature Integration

of Nanoparticulate Zinc Oxide FETs on Glass Substrate. European Solid-State

Device Research Conference 2010 (ESSDERC ’10), Seville, Spain 2010.

[HW09] U. Hilleringmann,K. Wolff: Strukturierungstechnik zur Integration

nanoskaliger Gräben für die Mikrosystemtechnik. Mikro-Nano-Integration

(GMM-FB 60): Beiträge des 1. GMM-Workshops 12. - 13. März 2009 in See-

heim, VDE-Verlag, 2009.

[WDH09] K. Wolff,P. Dombert,U. Hilleringmann: Elektrische Charakteri-

sierung nanopartikulärer Silizium-Schichten für mikrosystemtechnische An-

wendungen. Mikro-Nano-Integration (GMM-FB 60): Beiträge des 1. GMM-

Workshops 12. - 13. März 2009 in Seeheim, VDE-Verlag, 2009.

[WH07a] K. Wolff,U. Hilleringmann: Deposition Defined Nanometer Scale Dots.

Nanotechnology in Northern Europe 2007 (NTNE 2007), March 2007, Helsinki,

Finland 2007.

[WH07b] K. Wolff,U. Hilleringmann: Electrical Contacts to Silicon Nanoparticles

for FET Devices by Metal Nanogaps. Nanotechnology in Northern Europe 2007

(NTNE 2007), March 2007, Helsinki, Finland 2007.

[WH07c] K. Wolff,U. Hilleringmann: Großflächige Erzeugung nanoskaliger Punkt-

strukturen im Sub-100nm-Bereich durch Kantenabscheidung. Technologien

und Werkstoffe der Mikro- und Nanosystemtechnik (GMM-FB 53), S. 175–180,

VDE-Verlag, 2007.

[WH07d] K. Wolff,U. Hilleringmann: Silicon nanoparticles contacted by metal

nanogaps for FET applications. Technical Proceedings of the NSTI Nanotech

2007, Nanotechnology Conference and Trade Show, Santa Clara, CA, USA

S. 185–188, 2007.

211

Eigene Veröffentlichungen und Patente

[WH09a] K. Wolff,U. Hilleringmann: N-type single nanoparticle ZnO transistors

processed at low temperature. Proceedings of the European Solid State Device

Research Conference 2009 (ESSDERC ’09), Athens, Greece S. 460–463, 2009.

[WH09b] K. Wolff,U. Hilleringmann: Solution-processed ZnO Single Nanoparticle

Transistor Using Water-based Dispersions. Technical Proceedings of the NSTI

Nanotech 2009, Nanotechnology Conference and Trade Show, Houston, TX,

USA S. 234–237, 2009.

[WH10a] K. Wolff,U. Hilleringmann: Analysis and Modeling of Pseudo-Short-

Channel Effects in ZnO-Nanoparticle Thin-Film Transistors. Proceedings of

the European Solid-State Device Research Conference 2010 (ESSDERC ’10),

Seville, Spain S. 226–229, 2010.

[WH10b] K. Wolff,U. Hilleringmann: Großflächige Integration von ZnO-

Nanopartikel-Transistoren. Mikro-Nano-Integration (GMM-FB 63): Beiträge

des 2. GMM-Workshops 3. - 4. März 2010 in Erfurt, VDE-Verlag, 2010.

Patente

[HWEP08] U. Hilleringmann,K. Wolff,A. Ebbers,M. F. Petrat: Verfah-

ren zur Erzeugung eines partikelbasierten Transistors. DE102008040827A1

29.07.2008.

[PEH+07] M. F. Petrat,A. Ebbers,U. Hilleringmann,K. Wolff,S. Mey-

er zu Hoberge: Verfahren zur Erzeugung von nanometerskaligen Gräben

mit einfacher optischer Lithographie. DE102007013515A1 21.03.2007.

212

Danksagung

Zum Abschluss der vorliegenden Dissertation, die im Rahmen meiner Tätigkeit als wis-

senschaftlicher Angestellter im Fachgebiet Sensorik der Universität Paderborn entstand,

möchte ich mich bei den Personen bedanken, die mich während der Verwirklichung dieser

Arbeit unterstützt haben. Daher gilt mein besonderer Dank:

•Prof. Dr.-Ing. Ulrich Hilleringmann als Leiter des Fachgebiets Sensorik für die gute

Ausbildung und die Bereitstellung des interessanten Forschungsthemas. Er stellte mir

die Infrastruktur für die Durchführung der Experimente zur Verfügung, war stetig zu

fruchtbaren Diskussionen bereit und gewährte große Freiräume, eigene Vorstellungen

und Ideen zu verfolgen.

•Prof. Dr.-Ing. John Thomas Horstmann, Technische Universität Chemnitz, für die

Übernahme des Zweitgutachtens.

•Meinen derzeitigen und ehemaligen Arbeitskollegen Fabian Assion (M.Sc.),

Dr.-Ing. Tobias Balkenhol, Werner Büttner, Dr.-Ing. Thomas Diekmann, Dr.-Ing.

Siegbert Drüe, Dipl.-Wirt.-Ing. Torsten Frers, Dipl.-Wirt.-Ing. Sebastian Meyer zu

Hoberge, Thomas Markwica, Dipl.-Ing. Jochen Menzel, Dipl.-Ing. Benjamin Ohms,

Dr.-Ing. Christoph Pannemann, Dipl.-Ing. Dmitry Petrov und Sabine Schleghuber

für die zahlreichen Diskussionen, tatkräftige Unterstützung und das angenehme Ar-

beitsklima.

•Den Mikrotechnologen und Auszubildenden des Fachgebiets Sensorik für die Unter-

stützung bei der Präparation der Proben.

•Fabian Assion (M.Sc.), Dipl.-Ing. Andre Brockmeier, Dipl.-Wirt.-Ing. Philipp

Dombert, Dipl.-Ing. Marx Karl, Christian Lehde (B.Sc.), Tim Konopka (M.Sc.)

und Fábio Fedrizzi Vidor für ihre Beiträge in Form von Studien-, Diplom-, Bachelor-

und Masterarbeiten sowie den studentischen Hilfskräften des Fachgebiets Sensorik.

•Der Evonik Degussa GmbH, Creavis Technologies & Innovation für die

Nanopartikel und insbesondere Dr. André Ebbers für die zahlreichen Diskussionen.

•Der DFG für die finanzielle Förderung des Projekts „Feldeffekttransistoren mit halb-

leitenden Nanopartikeln” (Hi551/24-1).

•Dr.-Ing. Tobias Balkenhol, Dipl.-Ing. Christopher Wiegand und meinem Vater

Dipl.-Ing. Johannes Wolff für die gewissenhafte Durchsicht des Manuskripts und

ihre wertvollen Anmerkungen.

•Meiner Familie und meinen Freunden für das entgegengebrachte Verständnis und die

moralische Unterstützung. Insbesondere danke ich meinen Eltern für ihre Liebe, für

den Rückhalt und für die Möglichkeit, meinen Weg gehen zu können.

213